-
公开(公告)号：CN111865461B
公开(公告)日：2022-09-23
申请号：CN202010448239.0
申请日：2020-05-25
Applicant: 北京无线电测量研究所
Abstract: 本发明公开一种宽带多通道数字TR电路，包括：时钟电路，用于发送满足接口要求的采样时钟信号、工作时钟信号与参考同步信号；同步解析模块，接收实时时钟信号以及实时同步信号，解析所述实时同步信号；同步状态测量监测模块，用于接收解析后的实时同步信号，发送至时钟电路，并实时监测所输出的参考同步信号与同步解析模块所输出的实时同步信号之间的相位关系，其中，时钟电路响应于解析后的实时同步信号来对采样时钟信号、工作时钟信号与参考同步信号的初始相位进行清零。本发明能够监测同步状态，达到对宽带多通道AD采样模块、宽带多通道DA采样模块以及FPGA可编辑逻辑器之间的严格同步。
-
公开(公告)号：CN112073113A
公开(公告)日：2020-12-11
申请号：CN202010836052.8
申请日：2020-08-19
Applicant: 北京无线电测量研究所
Inventor： 史康为
IPC: H04B7/185
Abstract: 本发明一个实施例公开了一种星载宽带波形产生组件和方法，包括抗辐照FLASH、抗辐照回读刷新芯片和FPGA可编程逻辑器，其中，所述抗辐照回读刷新芯片从抗辐照FLASH中获取FPGA可编程逻辑器的程序配置文件，并启动FPGA可编程逻辑器；所述抗辐照回读刷新芯片每间隔n秒对FPGA可编程逻辑器进行监测、刷新，监测到所述FPGA可编程逻辑器发生翻转后，进行刷新，用于恢复发生翻转的FPGA可编程逻辑器，其中n为自然数。本发明采用抗辐照回读刷新芯片与抗辐照FLASH，配合FPGA可编程逻辑器使用宽带信号实时产生与数字正交调制技术，保证星载宽带波形产生组件的性能的同时，提高组件的可靠性、抗辐照能力。
-
-
公开(公告)号：CN117192489A
公开(公告)日：2023-12-08
申请号：CN202311157994.3
申请日：2023-09-08
Applicant: 北京无线电测量研究所
IPC: G01S7/35
Abstract: 本发明实施例公开一种回波信号整驻留连续采样方法及系统。该方法包括利用主控子系统在当前驻留周期的前一个驻留周期中的第一时刻，读取相对于当前驻留周期的前两个驻留周期的回送数据后，下发所述当前驻留周期的控制字；利用频综子系统、接收机子系统和多线程的信号处理子系统在所述前一个驻留周期内接收所述当前驻留周期的控制字，并分别在所述当前驻留周期起始的第二时刻更新所述控制字使得所述当前驻留周期的参数起效；利用所述频综子系统进行频率切换，并利用所述接收机子系统进行整驻留全程采样，以及利用所述信号处理子系统将所述整驻留全程采样的采样数据进行缓存，并将所述前一个驻留周期的缓存数据进行数据处理后在第三时刻进行回送。
-
Patent Agency Ranking
公开(公告)号：CN113054953B
公开(公告)日：2022-08-09
申请号：CN202110319490.1
申请日：2021-03-25
Applicant: 北京无线电测量研究所
Abstract: 本发明公开了一种宽带波形产生组件和方法，所述组件包括：FPGA可编程逻辑处理器、高速ADC和高速DAC；所述FPGA可编程逻辑器用于接收外部控制信号和所述高速ADC输入的采样数据，根据所述输入控制信号实时产生线性调频信号并进行失真和滤波处理后转换为串行信号输出至所述高速DAC，所述高速DAC对其进行数模转换后输出宽带波形信号。本发明在FPGA可编程逻辑器内实现了多通道参数化波形产生模块、预失真滤波器模块和滤波器系数计算模块，不仅可以实时、参数化产生任意带宽、脉宽的宽带线性调频波形，而且可以自适应预失真，提高组件的预失真的效率。
-
公开(公告)号：CN114296507A
公开(公告)日：2022-04-08
申请号：CN202111392722.2
申请日：2021-11-23
Applicant: 北京无线电测量研究所
IPC: G06F1/02
Abstract: 本发明实施例公开了一种宽带波形产生及通道均衡方法和系统，所述方法包括：控制组件控制所述待均衡宽带波形产生组件产生宽带波形信号并通过MATLAB计算其均衡系数；所述控制组件将所述均衡系数作为初始条件下发至所述待均衡宽带波形产生组件进行均衡补偿；通过所述MATLAB对待均衡宽带波形产生组件或级联后续组件产生的宽带波形信号的脉压指标分析，同时通过所述MATLAB完成均衡系数计算，确认所述脉压指标是否满足预设指标，若满足，则结束均衡补偿，若不满足，则继续进行均衡补偿，直至满足预设指标。
-
公开(公告)号：CN113541719A
公开(公告)日：2021-10-22
申请号：CN202110666360.5
申请日：2021-06-16
Applicant: 北京无线电测量研究所
Abstract: 本发明的一个实施例公开了一种基于ZYNQ的开放式多通道数字收发组件和方法，包括：ZYNQ系统、多通道ADC和多通道DAC；其中，所述ZYNQ系统包括：PS模块、PL模块和AXI总线模块；PS模块用于接收远程控制信号，并对接收到的远程控制信号进行计算和提取得到控制信息和波形数据，再通过AXI总线模块将所述控制信息以及波形数据发送给所述PL模块；所述PL模块用于接收输入时钟信号，并根据接收的控制信息对来自所述多通道ADC的数据进行数字下变频及预处理，并将经过处理后的数据打包输出；所述PL模块还用于对接收到的波形数据进行调制，并将调制后的波形数据发送给所述多通道DAC，所述AXI总线模块为PS模块和PL模块之间的数据传输通道。
-
公开(公告)号：CN110032262A
公开(公告)日：2019-07-19
申请号：CN201910308325.9
申请日：2019-04-17
Applicant: 北京无线电测量研究所
Abstract: 本发明公开一种基于JESD204B接口高速数字收发系统上电配置方法，该方法包括连接高速数字收发系统并上电，对ADC芯片、DAC芯片、LMK04828_AD时钟芯片及LMK04828_DA时钟芯片进行硬件复位；对LMK04828_AD时钟芯片及LMK04828_DA时钟芯片进行第一次寄存器配置，发送SYNC同步信号以及对LMK04828_AD时钟芯片及LMK04828_DA时钟芯片进行第二次寄存器配置；及对FPGA可编程逻辑器的JESD204B接口模块进行复位，对ADC芯片、DAC芯片寄存器进行参数配置，及启动同步监测程序。本发明规范了高速数字收发系统上电配置流程，避免出现时钟撞沿、系统上电不同步或者链路不稳定的情况，同时加入同步监测程序，避免了由于JESD204B接口链路建立失败导致系统崩溃，从而使得系统具有很高的稳定性、抗干扰性、可靠性和环境适应性。
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.025 seconds)
