公开(公告)号：CN102938418A

公开(公告)日：2013-02-20

申请号：CN201210440187.8

申请日：2012-11-07

Applicant: 北京大学

Inventor： 黄如 ,  谭斐 ,  安霞 ,  黄良喜 ,  武唯康 ,  张兴

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 本发明公开了一种抑制辐射引起的背栅泄漏电流的SOI器件及其制备方法。本发明的SOI器件包括：衬底、埋氧层、半导体体区、栅区、源区和漏区、栅侧墙、轻掺杂漏LDD区以及防泄漏区；防泄漏区凹陷在埋氧层内，并且位于半导体体区之下。本发明光刻SOI器件的埋氧层形成凹陷区，外延生长半导体材料并对其分区域进行掺杂，形成防泄漏区，位于中间的第二部分为重掺杂区，不易被辐射在埋氧形成的带正电的陷阱电荷反型，可以有效地抑制辐射引起的SOI器件的背栅泄漏电流，增加了SOI器件在辐射环境下的可靠性。本发明只需要在常规SOI器件的制备过程中引入光刻、外延及离子注入掺杂等常规工艺方法，因此，工艺流程简单且与现有的工艺技术兼容。

公开(公告)号：CN102769016A

公开(公告)日：2012-11-07

申请号：CN201210289276.7

申请日：2012-08-14

Applicant: 北京大学

Inventor： 黄如 ,  谭斐 ,  安霞 ,  武唯康 ,  黄良喜

IPC: H01L27/092 ,  H01L29/78 ,  H01L23/552 ,  H01L21/8238

CPC classification number: H01L27/092 ,  H01L21/8238 ,  H01L21/823814 ,  H01L21/823828 ,  H01L21/823885 ,  H01L29/66636 ,  H01L29/66666 ,  H01L29/7788 ,  H01L29/7827

Abstract: 本发明公开了一种抗辐射的CMOS器件及其制备方法，属于CMOS集成电路技术领域。该CMOS器件包括衬底、源区、漏区以及位于衬底上的垂直沟道，在垂直沟道内增加一介质保护区一，该介质保护区一位于垂直沟道中央，将垂直沟道分为两部分，所述介质保护区一的高度等于垂直沟道长度，以有源硅台中轴线为中心，介质保护区一的边缘距离沟道外侧为20～100nm；同时在衬底上的源区或漏区的下方设有介质保护区二，该介质保护区二的长度与源区或漏区的长度相等，所述介质保护区二的高度为10～50nm。本发明由于增加介质保护区，可有效隔断器件源区和漏区收集电荷的路径，改善了器件的单粒子特性。