-
公开(公告)号：CN114090944A
公开(公告)日：2022-02-25
申请号：CN202111251725.4
申请日：2021-10-26
Applicant: 北京大学
IPC: G06F17/11
Abstract: 本公开提供了一种基于非易失性存储器阵列的偏微分方程求解方法，包括将待求解偏微分方程转换为对应的迭代关系式；从所述迭代系数矩阵中选取能复用的子矩阵单元，并将所述子矩阵单元存储于非易失性存储器阵列；从所述迭代解向量内提取输入向量，输入非易失性存储器阵列，并利用得到的输出向量加上所述常数向量的对应部分后更新部分所述迭代解向量，从更新后的所述迭代解向量中再次提取输入向量输入非易失性存储器阵列，直至迭代解向量的全部元素都更新完毕，得到参与下一次迭代运算的迭代解向量；当达到预设的迭代次数或误差小于预设的范围时，结束迭代运算。
-
公开(公告)号：CN110346702B
公开(公告)日：2021-05-04
申请号：CN201910508070.0
申请日：2019-06-12
Applicant: 北京大学
IPC: G01R31/26
Abstract: 本发明公开了一种自热效应测试结构，该结构包括：第一待测器件(1)、第二待测器件(2)、第三待测器件(3)、第一传感器(4)、第二传感器(5)；所述第一待测器件(1)和所述第二待测器件(2)相对于第一传感器(4)呈镜像布置，所述第二待测器件(2)和所述第三待测器件(3)相对于第二传感器(5)呈镜像布置。本发明的优点在于：本结构极大地减少了自热器件和传感器件之间的热扩散，使得传感器件具备的温度条件更加接近于自加热器件。可同时测量自热器件源端和漏端的自热状况，能够较直接地反映出源漏温度差异。结构利用栅极隧穿电流对温度的敏感性，更快速和准确地获得被测器件的信息，降低了信息采集的时间和成本。
-
公开(公告)号：CN111627479A
公开(公告)日：2020-09-04
申请号：CN202010471843.5
申请日：2020-05-29
Applicant: 北京大学
Abstract: 本发明公开了一种编码型闪存装置、系统和编码方法，该编码型闪存装置包括：至少一个闪存阵列结构单元、多个灵敏放大器和多个加法器，至少一个闪存阵列结构单元中每个闪存阵列结构单元为3D NAND FLASH阵列结构单元；多个灵敏放大器中每个灵敏放大器与每个闪存阵列结构单元的每条源线对应相连，用于将对应相连的每条源线的源线电压转换为二进制形式的输出结果；多个加法器中每个加法器与每个闪存阵列结构单元的多个灵敏放大器通过对应的每条源线相连，用于将与每个闪存阵列结构单元对应的多个灵敏放大器的多个输出结果进行加和运算，以实现深度神经网络。本发明的编码型闪存装置输出单元设计简单，同时保证了编码运算的准确性。
-
公开(公告)号：CN111564169A
公开(公告)日：2020-08-21
申请号：CN202010369772.8
申请日：2020-04-30
Applicant: 北京大学
IPC: G11C13/00
Abstract: 一种三维垂直阻变存储器阵列及其操作方法、装置、设备及介质。该操作方法包括：选中三维垂直阻变存储器阵列中的特定阻变存储器作为选中单元进行编程操作。上述编程操作包括：在选中单元所在的字线、位线和选择线分别对应施加电压Vdd、0和Von1；在与选中单元对应不同选择线的第一非选中单元所在的选择线施加零电压；以及在与选中单元对应同一选择线的第二非选中单元对应的字线和位线中，除去选中单元所在字线和位线之外，其余字线施加电压V1，其余位线施加电压V2；其中，电压V1、V2满足：使得所有第二非选中单元的电压降均小于Vdd/2。在编程操作时克服了由于阻变存储器自身压降及对应的编程电压的涨落而导致的误编程操作。
-
公开(公告)号：CN111445938A
公开(公告)日：2020-07-24
申请号：CN202010223681.3
申请日：2020-03-26
Applicant: 北京大学
Abstract: 本发明公开了一种编码型闪存结构及数据处理方法，该编码型闪存结构包括：输入模块、处理模块和输出模块，处理模块包括：闪存阵列，闪存阵列包括：W×B个浮栅晶体管和B条位线，W个浮栅晶体管沿第一方向排列构成阵列子单元，B个阵列子单元在第二方向上排列构成闪存阵列，其中B≥2，W≥2；B条位线在第二方向上相互平行设置，B条位线中的每条位线的一端在第一方向上与每个阵列子单元的一端的浮栅晶体管的源极或漏极对应相连。本发明的编码型闪存结构实现了在同一位线上存在多个浮栅晶体管处于工作状态，极大地提高了晶体管阵列的利用效率，从而进一步提高了闪存结构的数据处理效率。
-
Patent Agency Ranking
公开(公告)号：CN111063702A
公开(公告)日：2020-04-24
申请号：CN201911108333.5
申请日：2019-11-13
Applicant: 北京大学
IPC: H01L27/146
Abstract: 本申请公开了一种UTBB光电探测器像素单元、阵列和方法，包括：硅膜层、埋氧层、电荷收集层和衬底，所述硅膜层、埋氧层、电荷收集层和和衬底依次从上至下设置；所述硅膜层包括：NMOS管或PMOS管；所述电荷收集层包括电荷收集控制区和电荷聚集区；所述衬底包括：N型衬底或P型衬底。在电荷聚集区周围形成向心电场，光生电荷在向心电场的作用下聚集在相应的像素单元内。向心电场的存在提高了光电转化效率，抑制了像素间串扰，节省了浅槽隔离的面积，减小了尺寸，使其更适合于亚微米像素。
-
公开(公告)号：CN107368889B
公开(公告)日：2019-08-23
申请号：CN201710402866.9
申请日：2017-06-01
Applicant: 北京大学
Abstract: 本发明公开了一种基于阻变存储器三维交叉阵列的卷积、池化和激活电路，包括：卷积级，其包括阻变存储器三维交叉阵列；层池化级，其包括N个层池化级输入端、层求和电路和层池化级输出端，N个层池化级输入端连接至同一水平层中的N个层卷积和输出端，层求和电路对N个层卷积和进行求和并将求和结果作为池化结果输出至层池化级输出端；层激活级，其包括层激活级输入端、层比较电路和层激活级输出端，层激活级输入端连接至层池化级输出端，层比较电路对池化结果和参考电平进行比较，在池化结果大于参考电平时通过层激活级输出端输出池化结果，否则输出0电平。能够降低功耗、减小电路的平面占位面积。
-
-
公开(公告)号：CN106887249A
公开(公告)日：2017-06-23
申请号：CN201510931662.5
申请日：2015-12-15
Applicant: 北京大学
IPC: G11C11/413
Abstract: 本发明公开了一种静态随机存取存储器以及对其进行操作的方法。所述静态随机存取存储器包括：锁存单元，连接在第一节点和第二节点之间；第一传输晶体管，其第一端连接到第一位线，第二端连接到所述第一节点，第一栅极连接到第一字线，第二栅极连接到第二字线；以及第二传输晶体管，其第一端连接到所述第二节点，第二端连接到第二位线，第一栅极连接到第一字线，第二栅极连接到第二字线。所述传输晶体管具有电子导电或空穴导电两种工作模式，可以通过调节第一字线和第二字线的电平选择所述传输晶体管电子导电或空穴导电的工作模式，并且控制所述传输晶体管在相应工作模式中导通或断开的状态。所述传输晶体管导通时驱动能力可调，断开时泄漏电流很低，从而降低锁存单元保持数据时的功耗。
-
公开(公告)号：CN106847335A
公开(公告)日：2017-06-13
申请号：CN201611235411.4
申请日：2016-12-27
Applicant: 北京大学
IPC: G11C13/00
CPC classification number: G11C13/0026 , G11C13/0028 , G11C13/004 , G11C13/0069
Abstract: 本发明公开了一种并行的、存储计算一体化的卷积计算的硬件实现以及操作方式。该硬件实现主要基于阻变存储器二维交叉阵列，包括：阻变存储阵列、位线控制单元、字线控制单元、存储模块、输入模块和输出模块，存储模块产生输入矩阵信号，输入模块产生卷积核信号，位线控制单元用于选通存储模块或输入模块，字线控制单元用于选通输出模块或地线，以将输入矩阵存储至阻变存储阵列，以及将卷积核矩阵输入所述阻变存储阵列，输出模块输出卷积运算结果，以此方式实现卷积的存储计算一体化及并行计算。
-
-
-
-
-
-
-
-
-
Search Results
286
records
(took 0.031 seconds)
