-
公开(公告)号：CN110413562B
公开(公告)日：2021-09-14
申请号：CN201910563155.9
申请日：2019-06-26
Applicant: 北京全路通信信号研究设计院集团有限公司
IPC: G06F15/173
Abstract: 本发明涉及一种具有自适应功能的同步系统和方法，包括同步装置和处理器，所述同步装置包括控制模块、缓存模块、同步数据比较模块、接口模块和自适应传输模块，所述同步装置可应用于多处理器平台的安全计算机平台中。本发明能够实现数据交换，缓解了处理器运算资源的压力，降低了管理软件的复杂度，从而提高了处理器的运算速度，提升了安全计算机系统的性能。同时通过同步装置内部的自适应传输模块选择合适的传输路径，有效提高不同规模同步数据的传输效率和灵活性，提高传输服务质量和速度。
-
公开(公告)号：CN118264224A
公开(公告)日：2024-06-28
申请号：CN202410300331.0
申请日：2024-03-15
Applicant: 北京全路通信信号研究设计院集团有限公司
IPC: H03H17/02
Abstract: 本发明公开了一种IIR滤波器的输出结果确定方法、装置、设备及存储介质。该方法包括：获取IIR滤波器的属性信息和IIR滤波器的输入数据，其中，所述属性信息包括：滤波器类型、阶数以及节数；根据所述IIR滤波器的属性信息确定所述IIR滤波器的每一节对应的参数集合；根据所述IIR滤波器的每一节对应的参数集合和所述IIR滤波器的输入数据确定IIR滤波器的输出结果，通过本发明的技术方案，能够提高计算频率和计算速度。
-
公开(公告)号：CN117240674B
公开(公告)日：2024-02-09
申请号：CN202311510132.4
申请日：2023-11-14
Applicant: 北京全路通信信号研究设计院集团有限公司
Abstract: 本发明涉及列车通信技术领域，特别涉及一种FSK解调码元宽度调整方法及装置。对FSK解调后的码元进行采样；对每次采样的数据持续时间同时进行计时；在采样发现码元跳变时，根据当前持续时间进行分段判断是否需要扩宽以及扩宽方式，并延时后输出扩宽结果。本发明把小于1比特位宽的、形状不好的波形向理想码元形状进行整形。本发明扩宽偏窄信号，使得生成时钟时出现错误的概率降低，解决了现有技术中FSK码元信号的宽度抖动后引起信号错误的问题。
-
公开(公告)号：CN110413562A
公开(公告)日：2019-11-05
申请号：CN201910563155.9
申请日：2019-06-26
Applicant: 北京全路通信信号研究设计院集团有限公司
IPC: G06F15/173
Abstract: 本发明涉及一种具有自适应功能的同步系统和方法，包括同步装置和处理器，所述同步装置包括控制模块、缓存模块、同步数据比较模块、接口模块和自适应传输模块，所述同步装置可应用于多处理器平台的安全计算机平台中。本发明能够实现数据交换，缓解了处理器运算资源的压力，降低了管理软件的复杂度，从而提高了处理器的运算速度，提升了安全计算机系统的性能。同时通过同步装置内部的自适应传输模块选择合适的传输路径，有效提高不同规模同步数据的传输效率和灵活性，提高传输服务质量和速度。
-
公开(公告)号：CN105292187A
公开(公告)日：2016-02-03
申请号：CN201510677406.8
申请日：2015-10-19
Applicant: 北京全路通信信号研究设计院集团有限公司
Abstract: 本申请公开了一种应答器逻辑控制装置，包括分频模块、功能选通模块、FSK通道模块、PSK通道模块和PSK解码调制模块，分频模块分别与功能选通模块、FSK通道模块、PSK通道模块和PSK解码调制模块连接，功能选通模块分别与FSK通道模块、PSK通道模块和PSK解码调制模块连接，PSK通道模块和PSK解码调制模块连接。本发明中，FSK通道模块和PSK通道模块能够分别在分频模块的输入频率的驱动下，完成各自对应通道报文的数据处理，即本发明采用了功能独立和通道独立的设计原则，因此，可以有效避免了因电气特性紊乱而导致FSK通道报文和PSK通道报文发生串扰的情况，从而大大提高了应答器逻辑控制装置的可靠性。
-
Patent Agency Ranking
公开(公告)号：CN114036013B
公开(公告)日：2024-09-03
申请号：CN202111233476.6
申请日：2021-10-22
Applicant: 北京全路通信信号研究设计院集团有限公司
Abstract: 本发明公开了一种基于UVM的应答器芯片多模块同步验证平台和验证方法，考虑到了应答器芯片工作过程中多个模块之间的联动，将应答器芯片的写码模块、读码模块和有源模块同时例化为待测设计DUT进行仿真验证，更加符合应答器芯片各个模块之间的相互配合运行关系，可以做到对实际环境的更贴近的仿真。把三个模块当成一个整体进行验证，相比于单独模块进行验证，把部分外部接口变成内部接口信号，减少了需要施加接口激励的数量，同时模块间信号配合更加密切，需要一个模块对另一个模块的配合输出，调试的时候需要联合观察信号，体现了应答器三个模块的协调一致工作；能够同时验证多个应答器芯片中的功能模块，能够提高应答器芯片的验证效率。
-
公开(公告)号：CN118300745A
公开(公告)日：2024-07-05
申请号：CN202410299831.7
申请日：2024-03-15
Applicant: 北京全路通信信号研究设计院集团有限公司
IPC: H04L1/00
Abstract: 本发明公开了一种报文调整方法、装置、设备以及存储介质，属于数据处理技术领域，所述方法包括：获取目标报文调整区间的报文调整限制次数和报文已调整次数；根据报文调整限制次数，确定目标计数器集合；目标计数器集合中的目标计数器有序排列；在目标报文调整区间内检测到报文调整请求的情况下，根据报文调整限制次数、报文已调整次数、以及目标计数器集合中目标计数器的计数值，对目标报文进行报文调整。本发明一定程度上限制了BTM解调过程中对报文的调整次数，在改善报文质量，减少报文错误的同时，提高了BTM解调过程中报文的安全性。
-
公开(公告)号：CN118052196A
公开(公告)日：2024-05-17
申请号：CN202410209159.8
申请日：2024-02-26
Applicant: 北京全路通信信号研究设计院集团有限公司
IPC: G06F30/398
Abstract: 本发明公开了一种基于UVM的芯片验证测试方法、装置及电子设备，涉及芯片验证技术领域，包括：调用并配置UVM中的激励组件、监视组件、参考模型组件和计分板组件构建模块级验证模型；利用模块级验证模型对芯片进行模块级验证；从模块级验证模型的监视组件、参考模型组件和计分板组件所包括的候选子组件中确定需要垂直复用的目标子组件；采用目标子组件构建系统级验证模型；利用系统级验证模型对芯片进行系统级验证。本方案可以通过复用模块级验证模型中的可以垂直复用的目标子组件来构建系统级验证模型，可以减少在构建系统级验证模型时对监视组件、参考模型组件和计分板组件的配置操作，提高了系统级验证模型的构建效率。
-
公开(公告)号：CN117318670A
公开(公告)日：2023-12-29
申请号：CN202311511737.5
申请日：2023-11-13
Applicant: 北京全路通信信号研究设计院集团有限公司
Abstract: 本发明实施例公开了一种多通道滤波器的数据处理方法、系统、装置、设备及介质。本发明涉及数据处理领域。其中，该方法包括：获取多通道的目标数据和对应的滤波方式；基于所述滤波方式将所述目标数据分别存储至对应的寄存器中；其中，所述寄存器与所述滤波方式相对应；判断所述寄存器对应的滤波器内核是否处于空闲状态；若所述滤波器内核处于空闲状态，则将所述目标数据送入到滤波器内核中进行滤波处理。本技术方案，可以对目标数据先预存到寄存器中，根据滤波方式送入不同滤波器内核处理，有效解决了数据丢失的问题。
-
公开(公告)号：CN117240674A
公开(公告)日：2023-12-15
申请号：CN202311510132.4
申请日：2023-11-14
Applicant: 北京全路通信信号研究设计院集团有限公司
Abstract: 本发明涉及列车通信技术领域，特别涉及一种FSK解调码元宽度调整方法及装置。对FSK解调后的码元进行采样；对每次采样的数据持续时间同时进行计时；在采样发现码元跳变时，根据当前持续时间进行分段判断是否需要扩宽以及扩宽方式，并延时后输出扩宽结果。本发明把小于1比特位宽的、形状不好的波形向理想码元形状进行整形。本发明扩宽偏窄信号，使得生成时钟时出现错误的概率降低，解决了现有技术中FSK码元信号的宽度抖动后引起信号错误的问题。
-
-
-
-
-
-
-
-
-
Search Results
27
records
(took 0.049 seconds)
