-
公开(公告)号：CN117240674B
公开(公告)日：2024-02-09
申请号：CN202311510132.4
申请日：2023-11-14
Applicant: 北京全路通信信号研究设计院集团有限公司
Abstract: 本发明涉及列车通信技术领域，特别涉及一种FSK解调码元宽度调整方法及装置。对FSK解调后的码元进行采样；对每次采样的数据持续时间同时进行计时；在采样发现码元跳变时，根据当前持续时间进行分段判断是否需要扩宽以及扩宽方式，并延时后输出扩宽结果。本发明把小于1比特位宽的、形状不好的波形向理想码元形状进行整形。本发明扩宽偏窄信号，使得生成时钟时出现错误的概率降低，解决了现有技术中FSK码元信号的宽度抖动后引起信号错误的问题。
-
公开(公告)号：CN114826813A
公开(公告)日：2022-07-29
申请号：CN202210290211.8
申请日：2022-03-23
Applicant: 北京全路通信信号研究设计院集团有限公司 , 中国铁路通信信号股份有限公司
Abstract: 本发明提供一种多路数据可靠传输的设备、系统及方法，设备包括：网卡模块和总线接口；所述总线接口用于连接上位机；所述网卡模块用于通过一个或多个网络端口连接其他设备。能够实现通信结点的级联，大大提高了冗余结构的可扩展性、灵活性和传输效率。
-
公开(公告)号：CN110413562A
公开(公告)日：2019-11-05
申请号：CN201910563155.9
申请日：2019-06-26
Applicant: 北京全路通信信号研究设计院集团有限公司
IPC: G06F15/173
Abstract: 本发明涉及一种具有自适应功能的同步系统和方法，包括同步装置和处理器，所述同步装置包括控制模块、缓存模块、同步数据比较模块、接口模块和自适应传输模块，所述同步装置可应用于多处理器平台的安全计算机平台中。本发明能够实现数据交换，缓解了处理器运算资源的压力，降低了管理软件的复杂度，从而提高了处理器的运算速度，提升了安全计算机系统的性能。同时通过同步装置内部的自适应传输模块选择合适的传输路径，有效提高不同规模同步数据的传输效率和灵活性，提高传输服务质量和速度。
-
公开(公告)号：CN118117561A
公开(公告)日：2024-05-31
申请号：CN202410235224.4
申请日：2024-03-01
Applicant: 北京全路通信信号研究设计院集团有限公司 , 中国铁路通信信号股份有限公司
Abstract: 本发明提出一种限压电路、无线能量接收器及电子设备，适用于集成电路设计技术领域。该电路包括：第一分压电路、第二分压电路组成了分压电阻负反馈网络，且第一分压电路中的第一可调电阻阵列和第二分压电路中的第二可调电阻阵列的电阻值均是可调的，可以将第一NMOS管的漏极电压箝位在期望值，进而将直流电源的电压平稳、可靠地箝位在该期望值与PMOS管的源栅电压之和，以提高限压电路的可靠性。
-
公开(公告)号：CN117572090A
公开(公告)日：2024-02-20
申请号：CN202410057412.2
申请日：2024-01-16
Applicant: 北京全路通信信号研究设计院集团有限公司 , 中国铁路通信信号股份有限公司
IPC: G01R27/26
Abstract: 本发明公开了一种电容传感器的信号检测电路、检测方法和检测设备，该信号检测电路包括：基准电容阵列；第一切换开关；第二切换开关；电压转换器，用于在第二阶段，采集待测电容的第一固定极板与中间极板之间的第一电容信号、以及第二固定极板与中间极板之间的第二电容信号；在第二阶段之后的第三阶段，对第一电容信号和第二电容信号进行放大后，分别输出第一放大信号和第二放大信号；初始化模块，用于在第一阶段，分别向电压转换器、第一节点和第二节点提供所述参考信号；采样保持电路，用于在第三阶段，控制第一放大信号和第二放大信号输出。本发明的技术方案增加了电容信号的检测范围，减小了有限增益误差和电路的功耗。
-
Patent Agency Ranking
公开(公告)号：CN117558319A
公开(公告)日：2024-02-13
申请号：CN202311498469.8
申请日：2023-11-10
Applicant: 北京全路通信信号研究设计院集团有限公司
IPC: G11C11/415 , G11C11/416
Abstract: 本发明公开了一种目标存储器读写方法、装置、设备和存储介质。该方法包括：获取目标存储器的第一端口接收到的第一信号和第二端口接收到的第二信号；获取所述第一信号对应的第一访问地址和所述第二信号对应的第二访问地址；若所述第一访问地址和所述第二访问地址相同，则根据预设规则确定所述第一端口和所述第二端口分别对应的读写优先级；根据所述第一端口和所述第二端口分别对应的读写优先级对所述目标存储器进行读写操作。通过本发明的技术方案，能够当出现同时两个端口访问同一地址单元的情况时，准确地对异步双端口SRAM进行读写操作。
-
公开(公告)号：CN117261966A
公开(公告)日：2023-12-22
申请号：CN202311496998.4
申请日：2023-11-10
Applicant: 北京全路通信信号研究设计院集团有限公司
Abstract: 本发明公开了一种转换信号模式的方法、装置、设备及存储介质。该方法包括：接收短距离传输总线ESD使能信号，并延长所述ESD使能信号的使能时间，得到中距离使能信号；在ESD使能信号失效后，将ESD报文信号先后置为第一预设信号和第二预设信号，得到中距离报文信号；接收EMD报文信号，利用上一EMD报文信号的第一结尾标识信号和当前EMD报文信号中的报文特征，确定当前EMD报文信号中的待消除信号，并通过消除所述待消除信号得到短距离报文信号。本发明实施例的技术方案，实现了ESD模式的信号与EMD模式的信号的双向转换。
-
公开(公告)号：CN115798567A
公开(公告)日：2023-03-14
申请号：CN202310044429.X
申请日：2023-01-30
Applicant: 北京全路通信信号研究设计院集团有限公司
IPC: G11C29/56 , G06F30/3308
Abstract: 本发明公开了一种双端口随机存取存储器RAM测试方法、装置、设备及介质。该方法包括：根据存储需求，确定目标复用方式和待复用RAM的数量；对各待复用RAM进行例化，得到相应例化模块；建立各例化模块与相应待复用RAM之间的绑定关系；根据目标复用方式，建立不同例化模块之间的连接；根据绑定关系，向各待测设计DUT传递测试参数，用于进行待复用RAM测试。本发明实施例提高了RAM的测试效率。
-
公开(公告)号：CN110971341B
公开(公告)日：2022-09-09
申请号：CN201911039086.8
申请日：2019-10-29
Applicant: 北京全路通信信号研究设计院集团有限公司
IPC: H04L1/00
Abstract: 本发明涉及一种DBPL码硬件解码方法及系统，所述解码方法包括：延时原始DBPL码获得延时DBPL码，异或运算输出DBPL码边沿脉冲信号，单稳态电路触发输出与DBPL码同频率方波，输出与DBPL码同步的解码数据；一种DBPL码硬件解码系统，所述解码系统包括：输入模块、施密特触发器、异或门、单稳态触发器和D触发器。本发明的DBPL码硬件解码方法及系统通过设置3个D触发器进行单稳态信号转化，产生与DBPL码同步的解码数据，无需外部时钟源，即可保证解码输出信号与DBPL码输入信号严格同步，提高了解码系统的可靠性。
-
公开(公告)号：CN114780143A
公开(公告)日：2022-07-22
申请号：CN202210443652.7
申请日：2022-04-26
Applicant: 北京全路通信信号研究设计院集团有限公司
Abstract: 本发明提供一种基于UVM的CAN控制器激励序列生成方法、装置和验证平台，其中，所述方法包括步骤：创建TLM接口数据类和帧参数数据类并实例化为对象，然后封装为用于CAN控制器验证的函数和任务，使得能够结合CAN控制器的待验证功能，随机化帧参数数据对象，便捷调用函数和任务，对TLM接口数据对象进行约束及时序控制，生成期望激励序列，并且进一步生成期望激励序列群落来实现CAN控制器应用场景仿真验证。所述激励序列生成装置在进行CAN控制器验证的时候，针对不同CAN控制器接口，不需要对激励序列生成装置进行改动，实现了激励序列生成装置的复用，能够提高了CAN控制器验证的效率。
-
-
-
-
-
-
-
-
-
Search Results
23
records
(took 0.045 seconds)
