公开(公告)号：CN108028031A

公开(公告)日：2018-05-11

申请号：CN201680053528.2

申请日：2016-09-08

Applicant: 凸版印刷株式会社

Inventor： 石崎守

IPC: G09F9/30 ,  G02F1/1345 ,  G02F1/1368 ,  G09F9/00

Abstract: 本发明提供能够使源极布线及栅极布线的一方的信号数设为少于一半的薄膜晶体管阵列。薄膜晶体管阵列在绝缘基板上配置有多个栅极布线、多个源极布线以及作为像素以矩阵状配置有多个的晶体管，该晶体管形成在该栅极布线及源极布线的各交点附近，栅电极与所述栅极布线连接，源电极与所述源极布线连接，漏电极与像素电极连接，其中，多个源极布线分别与配置在规定列中的所述像素连接，多个栅极布线的至少一部分分别具有与由规定行的连续的恒定数量的所述像素构成的像素群、与配置有与所述规定行相邻的行的所述像素群的列相邻地连续的列的像素群连接的部分。

公开(公告)号：CN104737284B

公开(公告)日：2018-01-19

申请号：CN201380050481.0

申请日：2013-08-29

Applicant: 凸版印刷株式会社

Inventor： 石崎守 ,  八田薰

IPC: H01L21/768 ,  G09F9/30 ,  H01L21/822 ,  H01L23/522 ,  H01L27/04 ,  H01L29/786

CPC classification number: H01L27/1292 ,  H01L27/1225 ,  H01L27/124 ,  H01L27/1251 ,  H01L27/1255 ,  H01L29/66825 ,  H01L29/788 ,  H01L2224/11

Abstract: 层叠构造体在绝缘基板上具有第1电极层，在第1电极层上具有第1绝缘膜，在第1绝缘膜上具有第2电极层，在第2电极层上具有第2绝缘膜，在第2绝缘膜上具有第3电极层，该层叠构造体通过第1电极层、第1绝缘膜的开口、第2电极层、第2绝缘膜的开口以及第3电极层的层叠构造，使所述第1电极层和第2电极层进行连接通过第1电极层、第1绝缘膜的开口、第2电极层、第2绝缘膜的开口以及第3电极层的层叠构造，使所述第1电极层和第2电极层进行连接，在第2绝缘膜的开口内，第3电极层对第1电极层、与第1绝缘膜上的第2电极层的连接进行中继或加强。

公开(公告)号：CN109983396B

公开(公告)日：2022-04-19

申请号：CN201780070773.9

申请日：2017-11-17

Applicant: 凸版印刷株式会社

Inventor： 鶴田知子 ,  石崎守

IPC: G02F1/167 ,  G02F1/1677 ,  G02F1/1335 ,  G02F1/153 ,  G02F1/157

Abstract: 本发明的反射型显示装置具备：反射型显示部，以具有多个子像素的像素为单位被二维地划分，能够基于图像信号按每个所述子像素来改变反射率；以及多个着色层，与所述反射型显示部对置，从对置方向观察时与所述像素的一部分重叠地配置，所述多个着色层包括从所述对置方向观察时与2个以上的所述子像素重叠的横穿着色层，并且所述多个着色层被配置成从所述对置方向观察时1个所述子像素不会重叠2个以上的着色层。

公开(公告)号：CN110140165B

公开(公告)日：2021-10-26

申请号：CN201780082239.X

申请日：2017-12-06

Applicant: 凸版印刷株式会社

Inventor： 高田健央 ,  石崎守

IPC: G09G3/36

Abstract: 本发明提供显示装置及驱动方法。在使用具有3种粒子的电泳显示面板的显示装置中显示目视者容易观看的清晰图像、图像制作者所意图的图像。显示装置具备：一对基板；显示介质，具有记忆性，设置在一对基板之间；和驱动单元，向显示介质施加驱动电压，显示介质包括分别为第1颜色、第2颜色、第3颜色的第1粒子、第2粒子、第3粒子，通过施加第1电压、极性与其不同的第2电压、极性与第1电压相同且绝对值小的第3电压进行各个颜色的显示。在从显示有第1图像的状态改写为第2图像时进行：暂时显示第2图像的第1显示步骤；和在第1显示步骤之后，维持第2图像中的第1颜色和第2颜色的部分的颜色不变，在仅使第3颜色的部分进行了颜色变化之后再次使其成为第3颜色的第2显示步骤。

公开(公告)号：CN112912793A

公开(公告)日：2021-06-04

申请号：CN201980069777.4

申请日：2019-11-06

Applicant: 凸版印刷株式会社

Inventor： 石崎守

IPC: G02F1/1368 ,  G02F1/167 ,  G09F9/30 ,  H01L21/336 ,  H01L21/8234 ,  H01L27/06 ,  H01L29/786

Abstract: 在形成于绝缘基板上的薄膜晶体管阵列中，具有具备薄膜晶体管、像素电极、电容器电极在内的多个像素，所述多个像素在多根列布线与多根行布线交叉的位置呈矩阵状配置，多根列布线以沿列方向延伸的方式配置，多根行布线以沿与列布线正交的行方向延伸的方式配置，像素电极由下层的电极即下像素电极与上层的电极即上像素电极这双层导电层构成，在下像素电极与上像素电极之间夹着中间绝缘膜，上像素电极经由中间绝缘膜的开口部与下像素电极连接，通过电容器电极与下像素电极的重叠而构成静电电容，列布线配置于在层叠方向上不与电容器电极以及下像素电极重叠但与上像素电极重叠的位置。

公开(公告)号：CN107407845B

公开(公告)日：2021-03-09

申请号：CN201680015974.4

申请日：2016-03-17

Applicant: 凸版印刷株式会社

Inventor： 石崎守

IPC: G02F1/1343 ,  G02F1/1368 ,  G09F9/30 ,  H01L21/822 ,  H01L27/04 ,  H01L29/786

Abstract: 提供一种即使在栅极布线和电容器布线之间存在短路也能够防止栅极驱动器或电源的故障的薄膜晶体管阵列以及其制造方法。薄膜晶体管阵列具备：绝缘基板；栅极绝缘膜；栅电极、与栅电极连接的栅极布线、电容器电极、以及与电容器电极连接的电容器布线；在与栅电极、栅极布线、电容器电极、电容器布线之间夹着栅极绝缘膜的源电极、与源电极连接的源极布线、漏电极、以及与漏电极连接的像素电极，像素电极隔着栅极绝缘膜与电容器电极重叠而具备存储电容，源电极和漏电极隔着栅极绝缘膜与栅电极重叠，在源电极和漏电极之间具有半导体层，在电容器布线的中途具有电阻。

公开(公告)号：CN107078163A

公开(公告)日：2017-08-18

申请号：CN201580050563.4

申请日：2015-10-27

Applicant: 凸版印刷株式会社

Inventor： 松原亮平 ,  石崎守 ,  西泽诚

IPC: H01L29/786 ,  G02F1/1368 ,  H01L21/336 ,  H01L51/05

CPC classification number: H01L27/283 ,  G02F1/1368 ,  H01L27/285 ,  H01L29/786 ,  H01L51/0004 ,  H01L51/0558 ,  H01L51/107

Abstract: 提供一种晶体管特性的均匀性较高的薄膜晶体管阵列。薄膜晶体管阵列，在基板上以矩阵状配置有多个薄膜晶体管，该薄膜晶体管包括形成在栅极绝缘层上的源电极及漏电极、以及形成在栅极绝缘层上且源电极与漏电极之间的半导体层，其中，半导体层跨越多个薄膜晶体管而形成为条纹形状，条纹的长轴方向与晶体管的沟道宽度方向一致，条纹的短轴方向的截面膜厚形状为从半导体条纹的中央朝向外侧而膜厚逐渐变薄的形状。

公开(公告)号：CN112640131A

公开(公告)日：2021-04-09

申请号：CN201980056442.9

申请日：2019-08-23

Applicant: 凸版印刷株式会社

Inventor： 石崎守

IPC: H01L29/786 ,  G09F9/30 ,  H01L21/3205 ,  H01L21/336 ,  H01L21/768 ,  H01L23/522

Abstract: 本发明提供一种消耗电力量小的薄膜晶体管阵列。薄膜晶体管阵列包括列布线和行布线、以及包含薄膜晶体管的像素，对薄膜晶体管而言，源极电极在俯视时为恒定宽度的线状，漏极电极在俯视时具有隔着规定距离的间隙而包围源极电极的U字部，半导体图案至少在源极电极以及漏极电极间构成沟道区域，栅极电极隔着栅极绝缘膜而与沟道区域重叠，在俯视时包括沟道区域，源极电极与列布线连接，栅极电极通过栅极连接布线而与行布线连接，漏极电极通过漏极连接布线而与像素电极连接。

公开(公告)号：CN107534056B

公开(公告)日：2020-09-01

申请号：CN201680022716.9

申请日：2016-04-18

Applicant: 凸版印刷株式会社

Inventor： 中条妃奈 ,  石崎守

IPC: H01L29/786 ,  H01L21/28 ,  H01L21/336

Abstract: 本发明提供能够进行半导体层或保护层的良好布图的薄膜晶体管阵列形成基板及其制造方法、使用了薄膜晶体管阵列形成基板的图像显示装置。薄膜晶体管阵列形成基板为在基板上按顺序层叠栅电极、栅极绝缘体层、源电极、漏电极及与漏电极相连接的像素电极、半导体层、以及保护层，兼为源电极的源极配线在其延伸方向上周期性地具备切口部，源极配线的切口部形成在重叠于栅电极的位置上，具有切口部的部位成为细源极配线、没有切口部的部位成为宽度大于细源极配线的粗源极配线，至少粗源极配线具备开口部，半导体层是源极配线延伸的方向为长度方向的条纹，且跨越源电极和漏电极而形成，保护层将半导体层全部覆盖。

公开(公告)号：CN105051908B

公开(公告)日：2018-03-02

申请号：CN201480017046.2

申请日：2014-03-07

Applicant: 凸版印刷株式会社

Inventor： 石崎守

IPC: H01L29/786 ,  G09F9/30 ,  H01L21/3205 ,  H01L21/336 ,  H01L21/768 ,  H01L23/522

CPC classification number: H01L27/1222 ,  H01L27/124 ,  H01L29/0847 ,  H01L29/41733

Abstract: 本发明提供栅极‑源极间容量或源极‑像素间容量小、不易劣化且缺陷少的薄膜晶体管阵列。本发明的薄膜晶体管阵列在绝缘基板上具有栅电极、栅极配线、电容器电极、电容器配线、栅绝缘膜、以及在俯视下在与栅电极重叠的区域内具有彼此的间隙的源电极及漏电极，至少在所述间隙中具有半导体图案，所述薄膜晶体管阵列具有源极配线、连接于漏电极并在俯视下与电容器电极重叠的像素电极和覆盖在半导体图案上的保护层，其中，在俯视下，漏电极为1根等宽的线状，源电极是线状且是距离漏电极隔着一定间隔将漏电极包围的护套形状，源极配线按照将多个源电极间连接的方式形成并且比下述区域的宽度细，所述区域是将半导体图案中位于所述间隙的部分沿着垂直于栅极配线延伸方向的方向延长的区域。