湿式处理装置及柔性印刷基板的制造方法

    公开(公告)号:CN117178082A

    公开(公告)日:2023-12-05

    申请号:CN202280029725.6

    申请日:2022-04-13

    Abstract: 一种湿式处理装置,处理连续移动的片状的工件,具备:湿式处理槽,具有在高度方向上设置有第一狭缝的侧面部,所述第一狭缝使所述工件通过;一对辊,配置为位于所述湿式处理槽的外侧,与所述第一狭缝设有距离,且从横向夹持所述工件;以及一对处理液屏蔽件,在所述工件的移动方向上,相对于所述一对辊位于与所述湿式处理槽相反的一侧,所述侧面部包括隔着所述第一狭缝的第一侧面部和第二侧面部,所述一对处理液屏蔽件包括第一屏蔽件和第二屏蔽件,所述第一屏蔽件和所述第二屏蔽件以使所述工件能够通过所述第一屏蔽件与所述第二屏蔽件之间的方式配置,所述一对辊包括:第一辊,位于所述第一屏蔽件与所述第一侧面部之间;以及第二辊,位于所述第二屏蔽件与所述第二侧面部之间,在与所述第一狭缝的宽度平行的方向上,所述第一屏蔽件的宽度比所述第一辊的宽度大,且所述第二屏蔽件的宽度比所述第二辊的宽度大。

    印刷布线板
    14.
    发明公开
    印刷布线板 审中-实审

    公开(公告)号:CN115605636A

    公开(公告)日:2023-01-13

    申请号:CN202080100891.1

    申请日:2020-05-20

    Abstract: 本公开的印刷布线板具备:具有绝缘性的基材层;第一导电层,直接地或间接地层叠于上述基材层的表面,并包括铜箔;第二导电层,直接地或间接地层叠于上述基材层的背面,并包括铜箔;以及通孔用层叠体,层叠于在厚度方向上贯通上述第一导电层和上述基材层的连接孔的内周及底,并将上述第一导电层和上述第二导电层之间电连接,上述通孔用层叠体具有层叠在上述连接孔的内周及底上的非电解镀铜层和层叠在上述非电解镀铜层表面上的电解镀铜层,上述铜箔含有沿(100)面方向进行取向的铜晶粒,上述铜箔中铜的平均晶粒直径为10μm以上,上述非电解镀铜层包含钯,上述铜箔表面的每单位面积的上述钯的层叠量为0.03μg/cm2以上且0.15μg/cm2以下。

    印刷布线板
    16.
    发明公开

    公开(公告)号:CN113811641A

    公开(公告)日:2021-12-17

    申请号:CN202080034794.7

    申请日:2020-05-15

    Abstract: 本公开的印刷布线板具备:具有绝缘性的基材层;第一导电层,直接地或间接地层叠于上述基材层的表面,并包括铜箔;第二导电层,直接地或间接地层叠于上述基材层的背面,并包括铜箔;以及通孔用层叠体,层叠于在厚度方向上贯通上述第一导电层和上述基材层的连接孔的内周及底,并将上述第一导电层和上述第二导电层之间电连接,上述通孔用层叠体具有层叠在上述连接孔的内周及底上的非电解镀铜层和层叠在上述非电解镀铜层表面上的电解镀铜层,上述铜箔含有沿(100)面方向进行取向的铜晶粒,上述铜箔中铜的平均晶粒直径为10μm以上,上述非电解镀铜层包含钯和锡,上述铜箔表面的每单位面积的上述钯的层叠量为0.18μg/cm2以上且0.40μg/cm2以下。

    高频电路
    18.
    发明授权

    公开(公告)号:CN114846909B

    公开(公告)日:2025-01-03

    申请号:CN202180007262.9

    申请日:2021-05-10

    Abstract: 本发明提供了一种高频电路,具备:第一电介质层;电路层,设置在所述第一电介质层上,具备高频信号的传输路径和配置在所述传输路径的周围的接地图案;第二电介质层,设置为使所述电路层位于所述第二电介质层与所述第一电介质层之间;以及电磁波屏蔽件,在所述传输路径的周围,设置于所述第一电介质层及所述第二电介质层,所述电磁波屏蔽件具备:第一接地导电体,形成在形成为不贯通所述接地图案而贯通所述第一电介质层的一个以上的第一孔的内表面;以及第二接地导电体,形成在形成为不贯通所述接地图案而贯通所述第二电介质层的一个以上的第二孔的内表面,所述第一接地导电体及所述第二接地导电体分别与所述接地图案电连接。

    印刷布线板
    20.
    发明公开
    印刷布线板 审中-公开

    公开(公告)号:CN118056477A

    公开(公告)日:2024-05-17

    申请号:CN202380013882.2

    申请日:2023-06-07

    Abstract: 一种印刷布线板,具备:基膜,具有主面;以及导电图案,配置于主面上。导电图案具有:基底导电层,直接或间接地配置于主面上;以及电解镀铜层,配置于基底导电层上。在基底导电层与电解镀铜层的界面处位于规定的观察长度的范围内的空隙的面积的合计除以观察长度而得到的值即空隙密度为超过0.01μm2/μm且在5.5μm2/μm以下。在将基底导电层的厚度设为T(μm)、将界面处的观察长度设为L(μm)、将在观察长度的范围内存在于界面的空隙的长度的合计设为VL(μm)时,T×VL/L的值在观察长度的范围内为0.39以下。

Patent Agency Ranking