公开(公告)号：CN111950216B

公开(公告)日：2023-07-21

申请号：CN202010709748.4

申请日：2020-07-22

Applicant: 中国科学院计算技术研究所

Inventor： 付荣亮 ,  黄俊英 ,  张阔中 ,  唐光明 ,  叶笑春 ,  范东睿 ,  张志敏

IPC: G06F30/337 ,  G06F30/396 ,  G06F111/06

Abstract: 提供一种生成多扇出信号的方法、计算机可读存储介质和电子设备，其中N是扇出信号的数量，N个扇出信号的每一个与从信号源点到信号端点所经过的由SPL构成的分支路径相对应，所述由SPL构成的分支路径构成SPL树，该方法包括：根据N计算最少的SPL的数量Y；根据最少的SPL的数量Y选择不同的树结构；根据树结构确定多扇出信号的由SPL构成的分支路径；其中最少的SPL的数量Y根据以下公式计算：以及，所述SPL中，至多有一个SPL2，其余均为SPL3。

公开(公告)号：CN114841102A

公开(公告)日：2022-08-02

申请号：CN202210513312.7

申请日：2022-05-11

Applicant: 中国科学院计算技术研究所

Inventor： 黄俊英 ,  付荣亮 ,  张志敏

IPC: G06F30/331 ,  G06N3/04 ,  G06N3/06

Abstract: 本发明提出一种超导二值神经网络加速方法和加速器，包括：获取待运行的神经网络第一层所有的实值权重和实值激活，分别作为当前权重和当前激活，并二值化当前权重和当前激活，得到二值权重和二值激活；将所有二值权重及其对应的二值激活构成的数据对，输入至神经处理单元中的多个同或门，以对各个数据对完成乘法运算；通过纯组合累加并行单元对所有乘法运算结果进行累加，并将累加结果和预设阈值输入至比较器，并将比较结果作为下一层的二值激活，直到得到超导二值神经网络最后一层的比较结果，作为超导二值神经网络的运行结果。本发明使BNN中第一层也可进行二值化计算，且不会损失精度；本发明还避免了反馈环和存储电路，提高超导BNN的性能。

公开(公告)号：CN112114875A

公开(公告)日：2020-12-22

申请号：CN202010876462.5

申请日：2020-08-27

Applicant: 中国科学院计算技术研究所

Inventor： 张志敏 ,  唐光明 ,  张阔中 ,  黄俊英 ,  付荣亮 ,  叶笑春 ,  范东睿

IPC: G06F9/30

Abstract: 提供一种超导并行寄存器堆装置，该装置包括N个寄存器组，其中N为大于等于2的整数，该N个寄存器组分别包括用于接收数据输入的数据输入端，用于接收写数据地址的写地址输入端，用于接收写使能信号的写使能端，用于接收时钟信号的时钟输入端，用于接收读数据地址的读地址输入端以及用于将数据输出的数据输出端；其中，该N个寄存器组的数据输入端连接在一起，该N个寄存器组的写地址输入端连接在一起，以及该N个寄存器组的写使能端连接在一起。

公开(公告)号：CN111950215A

公开(公告)日：2020-11-17

申请号：CN202010703091.0

申请日：2020-07-21

Applicant: 中国科学院计算技术研究所

Inventor： 黄俊英 ,  付荣亮 ,  张阔中 ,  叶笑春 ,  张志敏 ,  范东睿

IPC: G06F30/337 ,  G06F30/396 ,  G06F111/06

Abstract: 提供一种生成面向超导RSFQ电路的多扇出时钟信号的方法，其中N是扇出时钟信号的数量，N个扇出时钟信号的每一个与从时钟源点到时钟端点所经过的由SPL构成的分支路径相对应，由SPL构成的分支路径构成SPL树，所述方法包括：建立高度P为1的SPL树，将其存入集合R；根据N计算SPL树的最大高度Pmax；自底向上逐层建立SPL树，每次迭代P增加1，直到P>Pmax，并将所得到的SPL树存入集合R中；选择所述集合R中叶节点数为N的树构成最优解；根据所述最优解确定多扇出时钟信号的由SPL构成的分支路径；其中，高度为P的树是由所述集合R中高度为P-1的子树组成的。

公开(公告)号：CN111427810A

公开(公告)日：2020-07-17

申请号：CN202010186250.4

申请日：2020-03-17

Applicant: 中国科学院计算技术研究所

Inventor： 张志敏 ,  唐光明 ,  付荣亮 ,  张阔中

IPC: G06F13/16 ,  G06F13/42

Abstract: 本发明提供一种超导接口异步采集装置，该装置包括：RDFF、第一NDRO以及控制模块，其中RDFF包括：数据输入端，用于接收外部输入数据；时钟输入端，用于接收使能信号，RDFF根据使能信号控制RDFF的数据输出；以及数据输出端，用于将其输出信号输出至第一NDRO的数据输入端；第一NDRO包括：数据输入端，用于接收RDFF输出的数据；以及时钟输入端，用于接收第一时钟信号；其中第一NDRO基于使能信号和第一时钟信号将从RDFF所接收的数据进行输出；控制模块用于接收外部清零信号，并且根据外部清零信号和第一时钟信号生成控制信号，传输到RDFF的重置端。