-
公开(公告)号：CN102567583A
公开(公告)日：2012-07-11
申请号：CN201110455740.0
申请日：2011-12-30
Applicant: 中国科学院自动化研究所
Abstract: 本发明公开了一种视频算法和硬件实现联合开发的方法，该方法将视频算法开发和硬件实现分成两条主线同步进行，在视频算法开发过程中，对视频算法的客观和主观视觉性能进行评估，同时对视频算法进行硬件架构设计，检查视频算法是否满足硬件约束，一旦发现硬件架构超出了硬件资源的可实现性范围，则同时进行视频算法层面和硬件架构层面的联合优化。本发明还给出了相应的优化策略，提出了与开发流程配合的开发平台，在开发流程的每一个环节，均有开发平台中的资源给与高效准确的支持，确保视频处理芯片开发能正确快速地完成。本发明可以用于视频处理芯片从算法开发到芯片前端设计的快速开发。
-
公开(公告)号：CN104899385A
公开(公告)日：2015-09-09
申请号：CN201510332821.X
申请日：2015-06-16
Applicant: 中国科学院自动化研究所
IPC: G06F17/50
Abstract: 本发明提供的异构多核的SoC设计评估系统，包括：组件抽象建模模块，用于对总线的主从组件进行抽象建模，其中，所述主从组件包括协处理器；设计空间定义模块，用于根据片上系统SoC设计需求设置各个变量和所述各个变量对应的取值范围；性能指标评估模块，用于根据所述各个变量和所述取值范围构建第一SoC结构，并对所述第一SoC结构进行仿真评估和综合评估，从而获取所述SoC的性能指标；模型训练与探索模块，用于利用所述性能指标和所述各个变量，通过机器学习算法进行模型训练，获得预测模型或分类模型；体系结构寻优模块，用于利用所述预测模型或所述分类模型选取第二SoC结构。本发明可以极大程度的辅助完成异构多核SoC体系结构的设计和评估。
-
公开(公告)号：CN102609395B
公开(公告)日：2015-08-19
申请号：CN201110436062.3
申请日：2011-12-22
Applicant: 中国科学院自动化研究所
IPC: G06F17/14
Abstract: 本发明提供了一种单一内外交织结构的可变尺寸块状FFT运算装置。该装置主要包括：一个或多个块状运算装置、旋转因子存储装置、块内交织地址存储装置、块外存储控制器、块外交织地址存储装置、块外数据存储装置和块外数据通路选择器。其中块状运算装置包括：块内输入数据通路选择器、蝶形运算装置、块内存储控制器、块内数据存储装置和块内输出数据通路选择器。根据本发明，用户可根据选定的数据位宽，自动生成所有数据交织地址和旋转因子数值，存入相应的存储装置供硬件调用。本发明支持任意2n点数的FFT计算，经过分块处理以后，避免了寻址空间过于分散，提高了数据的封闭性。同时，由于每一块内的数据交织模式完全相同，所有块外的数据交织模式也完全相同，因此降低了数据交织寻址复杂度。
-
公开(公告)号：CN102497544B
公开(公告)日：2014-06-25
申请号：CN201110419891.0
申请日：2011-12-15
Applicant: 中国科学院自动化研究所
IPC: H04N7/24
Abstract: 本发明公开了一种对视频数据的存取进行控制的装置，该装置包括写通道和读通道，写通道包括：缓存控制模块，先入先出存储器1和总线写控制模块；读通道包括：总线读控制模块和先入先出存储器2。其中，缓存控制模块将视频数据暂存在先入先出存储器1中，然后由总线写控制模块通过三个并行写模块将视频数据通过系统总线存入外部存储体中；总线读控制模块通过三个并行读模块将外部存储体中的视频数据读出，暂存到先入先出存储器2中。本发明通过采用跨时钟域、两端数据宽度不同的先入先出存储器来进行数据缓冲，并利用三个并行写控制和三个并行读控制来实时存取视频数据，从而能够有效地利用总线带宽，避免总线的竞争。
-
公开(公告)号：CN103105930A
公开(公告)日：2013-05-15
申请号：CN201310016705.8
申请日：2013-01-16
Applicant: 中国科学院自动化研究所
IPC: G06F3/01
Abstract: 本发明公开了一种基于视频图像的交互式智能输入方法，该方法使设备可以实现用户非接触式操作，通过采集用户双手的运动路径，速度及加速度等信息，实现实体键盘的输入功能，并将采集到的信息以字符流的格式输出，供上层软件调用实现定制化应用。该方法还可以根据用户双手运动范围的变化，实现虚拟键盘操作范围的动态调整。用户双手在图像采集设备工作区域内时，显示设备上会显示虚拟键盘及虚拟用户手指的相对位置，用户可以通过手指的敲击动作，实现显示设备上虚拟键盘的相应按键操作。考虑到兼容各种用户敲击键盘动作的习惯，设备提供虚拟键盘输入的监督功能，根据用户撤销及确认动作的频率来纠正各种非键盘输入动作带来的准确性偏差。此方法特征在于用户输入不需任何辅助定位区域及辅助定位物体，在图像采集设备工作区域内任意空间均可实现。因此本发明具有成本低、适用性广、智能交互的特点。本发明还提供了一种基于该方法的实现装置。
-
Patent Agency Ranking
公开(公告)号：CN102609395A
公开(公告)日：2012-07-25
申请号：CN201110436062.3
申请日：2011-12-22
Applicant: 中国科学院自动化研究所
IPC: G06F17/14
Abstract: 本发明提供了一种单一内外交织结构的可变尺寸块状FFT运算装置。该装置主要包括：一个或多个块状运算装置、旋转因子存储装置、块内交织地址存储装置、块外存储控制器、块外交织地址存储装置、块外数据存储装置和块外数据通路选择器。其中块状运算装置包括：块内输入数据通路选择器、蝶形运算装置、块内存储控制器、块内数据存储装置和块内输出数据通路选择器。根据本发明，用户可根据选定的数据位宽，自动生成所有数据交织地址和旋转因子数值，存入相应的存储装置供硬件调用。本发明支持任意2n点数的FFT计算，经过分块处理以后，避免了寻址空间过于分散，提高了数据的封闭性。同时，由于每一块内的数据交织模式完全相同，所有块外的数据交织模式也完全相同，因此降低了数据交织寻址复杂度。
-
公开(公告)号：CN102541782A
公开(公告)日：2012-07-04
申请号：CN201110424159.2
申请日：2011-12-16
Applicant: 中国科学院自动化研究所
Abstract: 本发明公开了一种DRAM访问控制装置和方法，所述装置包括用户模块1、控制模块2和数据通道模块3，用户模块1用于从外部接收读写命令、地址及数据，向控制模块2发送读写命令、地址，向数据通道模块3发送写数据；控制模块2用于从用户模块1接收读写命令、地址，向用户模块1发送控制状态位，向数据通道模1块发送控制信息；数据通道模块3用于从用户模块接收写数据，从DRAM接收读数据，向用户模块1发送读数据，向DRAM发送写数据；用户模块1包括命令FIFO 13，所述命令FIFO 13用作命令和地址的传输通道，缓冲用户发送的命令和地址。本发明通过命令FIFO 13将同一行地址的命令提前处理，减少了不断预充电和激活的时间损耗，由此提高了DRAM的访问效率。
-
公开(公告)号：CN106502932A
公开(公告)日：2017-03-15
申请号：CN201610834031.6
申请日：2016-09-20
Applicant: 中国科学院自动化研究所
CPC classification number: G06F13/1652 , G06F13/4068
Abstract: 本发明公开了一种基于分层结构的片间互联接口及其写操作和读操作的方法。其中，该接口包括：事务层，被配置为从存储器搬运读或写操作的数据，并解析由数据链路层传递来的数据，并在数据链路层对数据缓冲区进行写操作时，从数据缓冲区读取数据，以及在使能CRC校验且校验正确时，从数据缓冲区读取数据；数据链路层，被配置为在事务层与物理层之间进行并行数据的拆分和组合、控制码的装配和解析，并根据物理通道数，对读或写操作的数据进行分组；物理层，被配置为根据物理通道，对读或写操作数据进行分组，并处理数据链路层与物理链路之间的数据。通过本发明实施例解决了如何实现低延迟、高带宽及扩展性强的传输的技术问题。
-
公开(公告)号：CN102567165B
公开(公告)日：2014-04-23
申请号：CN201110448460.7
申请日：2011-12-29
Applicant: 中国科学院自动化研究所
IPC: G06F11/26
Abstract: 本发明公开了一种对视频算法的寄存器传输级硬件实现进行验证的系统及方法，该系统包括：测试视频序列库，用于存储对视频算法的RTL硬件设计进行验证所需要的测试序列；测试向量生成器，用于从测试视频序列库中根据算法功能覆盖率选取测试序列，并生成测试向量，再将该测试向量输出给黄金C语言模型和待验证的RTL硬件模型；黄金C语言模型和待验证的RTL硬件模型，用于在接收到测试向量后分别产生输出，并将各自的输出均输出给文件比较器；文件比较器，用于比较黄金C语言模型的输出与待验证的RTL硬件模型的输出是否一致，如果一致，则验证通过，如果不一致，则验证失败。利用本发明，提高了对视频算法的RTL硬件设计进行验证的效率和正确性。
-
公开(公告)号：CN102497514B
公开(公告)日：2013-09-04
申请号：CN201110419825.3
申请日：2011-12-15
Applicant: 中国科学院自动化研究所
Abstract: 本发明公开了一种具有无延时、短延时和长延时的三通道的转发视频信号的设备，该设备主要包括视频信号接收模块、三通道转发处理模块、视频信号发送模块、通道寄存器和短/长延时寄存器。本发明还公开了一种对视频信号进行三通道转发的方法，所述方法包括：接收视频信号；提取颜色数据；根据时延要求从无延时通道、短延时通道和长延时通道中选择一条转发颜色数据；根据选择的转发通道产生同步时序；将同步时序与颜色数据组合形成新的视频信号；将所述新的视频信号转发出去。本发明支持无延时、短延时和长延时的转发路径，利用本发明，用户可以根据特定视频处理的具体时延，灵活配置其延时参数，满足多种延时需求。
-
-
-
-
-
-
-
-
-
Search Results
26
records
(took 0.039 seconds)
