-
公开(公告)号：CN114361037A
公开(公告)日：2022-04-15
申请号：CN202111648572.7
申请日：2021-12-29
Applicant: 广东省大湾区集成电路与系统应用研究院 , 澳芯集成电路技术(广东)有限公司
IPC: H01L21/336 , H01L29/06 , H01L29/78
Abstract: 本申请公开了一种LDMOS器件及其制作方法，所述制作方法包括：提供FDSOI衬底，所述FDSOI衬底包括由下至上依次层叠的硅衬底、埋氧化层和顶层硅；在所述FDSOI衬底上定义有源区和隔离区，并在所述隔离区形成隔离结构；在所述FDSOI衬底上定义漂移区，并在部分所述漂移区形成混合区；在含有所述埋氧化层的所述FDSOI衬底内形成第一阱区，在所述漂移区形成第二阱区；在所述第二阱区形成第一埋层和第二埋层，所述第一埋层位于所述埋氧化层与所述第二埋层之间。应用发明提供的技术方案，可以提高LDMOS的击穿电压，同时降低导通电阻，改善器件的漏电流，提高LDMOS的开关特性与耐击穿性，从而提高LDMOS的器件性能。
-
公开(公告)号：CN114361137A
公开(公告)日：2022-04-15
申请号：CN202111644686.4
申请日：2021-12-29
Applicant: 广东省大湾区集成电路与系统应用研究院 , 澳芯集成电路技术(广东)有限公司
IPC: H01L23/64
Abstract: 本申请公开了一种PIP电容的制作方法，先在器件表面沉积第一多晶硅层、介电层以及第二多晶硅层，再对所述第二多晶硅层和介电层进行刻蚀，以分别形成PIP电容的上极板和介电层，然后再对所述第一多晶硅层进行刻蚀，以分别形成PIP电容的下极板和栅极，最后再沉积侧墙氧化层，对侧墙氧化层进行刻蚀，在PIP电容的下极板两侧和栅极两侧形成侧墙。由此可知，本方案通过将形成侧墙的过程放置在形成PIP电容的上极板、介电层和下极板之后，避免了在PIP电容的下极板的侧壁处形成第二多晶硅层和介电层的残留问题，并通过构建ONO复合介电层代替传统单一的介电层，既消除了多晶硅的残留问题又提高了电容器的电容量，使得器件性能得到提升和改善。
-
公开(公告)号：CN115360230A
公开(公告)日：2022-11-18
申请号：CN202210655638.3
申请日：2022-06-10
Applicant: 广东省大湾区集成电路与系统应用研究院 , 锐立平芯微电子(广州)有限责任公司
IPC: H01L29/06 , H01L29/51 , H01L21/336 , H01L29/78
Abstract: 本申请提供了LDMOS器件的制作方法和LDMOS器件，该方法包括：提供基底，基底包括硅衬底、绝缘氧化层、半导体材料层、隔离结构以及硅材料结构，硅衬底具有相邻的第一掺杂区域和第二掺杂区域；在两个隔离结构之间的半导体材料层的裸露表面上形成硅材料层；至少在硅材料层的预定表面上形成HK介质层；在两个隔离结构之间的半导体材料层的裸露表面上形成栅极、源极和漏极。该方法使得关闭状态时漂移区中的大部分电通量流向HK介质层，有助于漂移区耗尽，从而可以增加漂移区的掺杂浓度，在开启状态减小器件的导通电阻，进而解决了现有技术为了得到大的击穿电压，延长漂移区导致器件性能变差的问题。
-
公开(公告)号：CN114496903A
公开(公告)日：2022-05-13
申请号：CN202210126415.8
申请日：2022-02-10
Applicant: 广东省大湾区集成电路与系统应用研究院 , 澳芯集成电路技术(广东)有限公司
IPC: H01L21/762 , H01L21/8238 , H01L27/092
Abstract: 本申请提供一种半导体器件及其制造方法，提供衬底结构，衬底结构包括硅衬底、硅衬底上的埋氧化层和埋氧化层上的半导体层，在衬底结构中形成隔离结构，隔离结构至少贯穿半导体层，形成覆盖半导体层和隔离结构的覆盖层，对覆盖层、半导体层和埋氧化层进行刻蚀得到刻蚀槽，刻蚀槽暴露硅衬底，刻蚀槽的侧壁为隔离结构的侧壁，或刻蚀槽的侧壁包括埋氧化层的侧壁和隔离结构的侧壁，之后在刻蚀槽中选择性外延生长半导体材料，以形成半导体结构，去除覆盖层，隔离结构的侧壁和埋氧化层的侧壁不为半导体材料，因此在选择性外延生长半导体材料时，隔离结构的侧壁和埋氧化层的侧壁不容易生长，容易从硅衬底向上生长质量较好的半导体结构，降低工艺缺陷。
-
-
-
Search Results
14
records
(took 0.041 seconds)
