-
公开(公告)号：CN105630458B
公开(公告)日：2018-03-02
申请号：CN201511019177.7
申请日：2015-12-29
Applicant: 东南大学—无锡集成电路技术研究所
Abstract: 本发明公开了一种基于人工神经网络的乱序处理器稳态下平均吞吐率的预测方法，借助指令集模拟器的全仿真环境获取目标程序执行阶段的微架构无关参数，再利用SOM和Kmeans算法提取出输入数据中的特征点，最后通过BP神经网络拟合微架构无关参数与稳态平均吞吐率的关系，训练出精度较高的模型。模型训练完成后，通过模拟器获得程序的微架构无关信息，导入到训练好的神经网络中，即可快速准确地预测实际稳态平均吞吐率值。本发明采用人工神经网络，极大地提高了乱序处理器稳态下平均吞吐率的预测精度和速度。
-
公开(公告)号：CN116975612A
公开(公告)日：2023-10-31
申请号：CN202210393035.0
申请日：2022-04-14
Applicant: 东南大学
IPC: G06F18/214 , G06F18/241 , G06F18/2411 , G06F9/4401 , G06N20/00 , H04W4/029 , H04W4/80
Abstract: 本发明公开了一种基于间歇采样和机器学习模型的计步方法。本发明针对传统计步流程需要持续采集三轴加速度数据，无法进入休眠模式，造成整体功耗较高的问题，提出了一种设备间歇工作进行运动量采样，并通过构建基于机器学习算法的运动量模型以实现计步预测。该方案首先让加速度计持续工作一段时间以实现参数采集。在工作周期将步数进行汇总，然后设置休眠占空比，将对应工作周期置为休眠，通过SVM支持向量机模型进行预测休眠周期步数，能够有效降低系统整体能耗。
-
公开(公告)号：CN116962568A
公开(公告)日：2023-10-27
申请号：CN202210394562.3
申请日：2022-04-14
Applicant: 东南大学
IPC: H04M1/72454 , H04M1/72457 , H04W52/28
Abstract: 本发明公开了一种面向间歇计步的动态占空比采样方法。本发明针对传统计步过程中需要保持加速度计持续运行实现计步，导致系统整体功耗过高的问题。设计了一种面向间歇计步的动态占空比采样方法。能够实时分析采集到的数据，并依据数据的信息熵来动态调整工作模式以预测步数。该方案首先让系统持续工作，确定各模式的信息熵值，然后默认模式处于活跃状态，即系统在低占空比模式下间歇采样，阶段性计算步数信息熵，当发现运动量较不活跃时，休眠占空比适当增大。当发现处于静止状态时，将休眠占空比置为最大值，这样可以进一步降低系统整体能耗。
-
公开(公告)号：CN108519906B
公开(公告)日：2022-03-22
申请号：CN201810229640.8
申请日：2018-03-20
Applicant: 东南大学
IPC: G06F9/455
Abstract: 本发明公开了一种超标量乱序处理器稳定状态指令吞吐率建模方法，获取每个统计阶段与稳态平均吞吐率相关的微架构无关参数，所述微架构无关参数至少包括依赖链路延迟分布；利用聚类算法进行分类，选取得到神经网络的训练集；将所选取的神经网络的训练集中的微架构无关参数作为神经网络的输入，将通过时序精确仿真获得对应训练集的线程稳态指令吞吐率作为神经网络的输出，对神经网络的输入和输出进行拟合，通过调节神经网络的迭代次数、网络拓扑结构、传递函数以及预设训练精度，训练得到给定硬件的稳态指令吞吐率神经网络模型。根据指令依赖链路延迟分布的微架构无关的特征，可以快速准确地预测给定微架构的超标量乱序处理器稳态下的指令吞吐率。
-
公开(公告)号：CN103150216B
公开(公告)日：2015-12-02
申请号：CN201310062166.1
申请日：2013-02-27
Applicant: 东南大学
IPC: G06F9/50
Abstract: 本发明公开了一种SoC集成的多端口DDR2/3调度器及调度方法，该调度器在传统调度器的输入端串联了调度IP核，在传统调度器的输出端串联了状态机IP核，其中调度IP核又包括端口查找表和改进型调度器。通过动态查询端口查找表中每个端口的访存类型，将延时敏感型、带宽敏感型和期限敏感型访存要求按照相应的调度策略进行调度，然后由传统调度器和状态机IP核做二次命令排队，最终生成发送给DRAM芯片的命令队列。满足了LCD控制器等期限敏感型设备需求，同时有效降低了延时敏感型设备的平均响应时间，并提升了带宽敏感型设备的有效带宽利用率，最终提升了系统整体的QoS。
-
Patent Agency Ranking
公开(公告)号：CN101739358B
公开(公告)日：2012-07-04
申请号：CN200910264393.6
申请日：2009-12-21
Applicant: 东南大学
CPC classification number: Y02D10/13 , Y02D10/14 , Y02D10/151
Abstract: 本发明公开了一种利用虚存机制对片上异构存储资源动态分配的方法，采用时隙分析方法，对高频率引起数据Cache冲突的数据段(包括全局数据、堆栈数据、堆数据以及常量池数据)的时间和空间分布进行分析，继而由该分布得到数据Cache的时隙冲突图，并对其进行数学抽象。根据能耗目标函数、性能目标函数，利用整数非线性规划的方法选出需要优化的程序部分，并利用时钟中断，将其动态重映射到片上数据SPM(Scratch-pad Memory，便签存储器)存储器中，由此可以避免因数据Cache冲突引起的额外访存。本发明方法对片上异构存储的充分利用，可以降低系统能耗，提升系统性能。
-
公开(公告)号：CN101078944A
公开(公告)日：2007-11-28
申请号：CN200710022265.1
申请日：2007-05-11
Applicant: 东南大学
IPC: G06F1/08 , H03K5/1252
Abstract: 一种时钟切换电路，尤其是涉及一种无毛刺时钟切换电路。包括有数据选择器、级联的三级同步电路、延时电路和门控电路，数据选择器切换输入的时钟信号产生有毛刺的时钟信号，三级同步电路同步于数据选择器输出的时钟信号，第一级同步电路和第三级同步电路的输出信号在门控电路中进行异或，用于屏蔽时钟信号切换后产生的毛刺，延时电路使时钟信号延时，避免时钟信号边沿与同步电路输出的电平同时翻转，从而产生新的毛刺，本发明时钟切换电路用于具有多路时钟信号的系统中，实现时钟的无毛刺切换。
-
公开(公告)号：CN108509723A
公开(公告)日：2018-09-07
申请号：CN201810283273.X
申请日：2018-04-02
Applicant: 东南大学
Abstract: 本发明公开了一种基于人工神经网络的LRU Cache预取机制性能收益评估方法，选取神经网络训练参数拟合预取机制引入前的访存堆栈距离分布与预取机制引入后的Cache访问缺失次数，构建神经网络模型；计算目标程序的目标堆栈距离分布；将计算得到的目标堆栈距离分布导入构建的神经网络模型，预测不同目标程序在当前预取机制下的Cache访问缺失次数；利用堆栈距离分布计算预取机制引入前的Cache访问缺失次数，将预测的当前预取机制下的Cache访问缺失次数与预取机制引入前的Cache访问缺失次数进行对比，评估预取机制性能收益。可大幅提升Cache预取机制性能收益的预测速度。
-
公开(公告)号：CN103150216A
公开(公告)日：2013-06-12
申请号：CN201310062166.1
申请日：2013-02-27
Applicant: 东南大学
IPC: G06F9/50
Abstract: 本发明公开了一种SoC集成的多端口DDR2/3调度器及调度方法，该调度器在传统调度器的输入端串联了调度IP核，在传统调度器的输出端串联了状态机IP核，其中调度IP核又包括端口查找表和改进型调度器。通过动态查询端口查找表中每个端口的访存类型，将延时敏感型、带宽敏感型和期限敏感型访存要求按照相应的调度策略进行调度，然后由传统调度器和状态机IP核做二次命令排队，最终生成发送给DRAM芯片的命令队列。满足了LCD控制器等期限敏感型设备需求，同时有效降低了延时敏感型设备的平均响应时间，并提升了带宽敏感型设备的有效带宽利用率，最终提升了系统整体的QoS。
-
公开(公告)号：CN103092618A
公开(公告)日：2013-05-08
申请号：CN201310014291.5
申请日：2013-01-15
Applicant: 东南大学
Abstract: 本发明公开了一种基于软件Cache的Dalvik虚拟机JIT加速方法。所述发明的技术方案是：首先，在Dalvik虚拟机中构建软件Cache，软件Cache采用两路组相联结构，加入在本地代码哈希表之前；其次，通过字节码地址查找本地代码时，先在软件Cache中查找，如果找到则直接访问本地代码，如果未找到，则查找本地代码哈希表，如果在本地代码哈希表中，查找到了本地代码，则选择并填写软件Cache行中的内容，如果未找到，则唤醒编译线程，编译这段字节码至本地代码，同时更新本地代码哈希表和软件Cache中的相应行。所述发明通过减小Dalvik虚拟机中使用复杂Hash算法查找本地代码哈希表的次数，降低了查找本地代码哈希表带来的系统开销，从而提高了整个Andorid系统的性能。
-
-
-
-
-
-
-
-
-
Search Results
63
records
(took 0.039 seconds)
