-
公开(公告)号：CN112865804A
公开(公告)日：2021-05-28
申请号：CN202110034136.4
申请日：2021-01-12
Applicant: 东南大学
IPC: H03M7/30
Abstract: 本发明公开了一种三值神经网络稀疏性权重的压缩计算单元，涉及神经网络硬件加速领域，包括依次连接的权重近似处理单元、哈夫曼编码单元、权重整合单元、序列检测译码模块和计算优化配置模块；本发明的近似压缩计算单元，通过对权重进行近似处理获得更高的稀疏性，通过对网络中大量重复出现的权重进行压缩编码，通过卷积计算结果的复用以及针对三值神经网络近似计算降低计算工作量，从而减少系统整体面积与功耗。
-
公开(公告)号：CN105790808B
公开(公告)日：2018-08-28
申请号：CN201610099729.8
申请日：2016-02-23
Applicant: 东南大学—无锡集成电路技术研究所
IPC: H04B7/0413 , H04L1/00 , H04L25/02
Abstract: 本发明提供一种面向MIMO检测的可重构阵列架构，应用于可重构处理器系统中。可重构阵列架构包含通用可重构阵列、特殊可重构阵列及共享存储体。相较于传统的可重构阵列计算架构，本文的架构可以实现多种矩阵运算及多种K值下的完整K‑best算法，通过组合异构的可重构阵列，通过灵活的共享存储方式，完成高效的MIMO检测计算。
-
公开(公告)号：CN105843774A
公开(公告)日：2016-08-10
申请号：CN201610170062.6
申请日：2016-03-23
Applicant: 东南大学—无锡集成电路技术研究所
CPC classification number: G06F15/7878 , G06F15/8023
Abstract: 本发明公开了一种动态多模式可配的可重构计算单元结构，应用于可重构处理器系统中。可重构处理器系统主要包括三部分：数据模块、配置模块和可重构阵列。该可重构处理器包含四个可重构阵列，每个可重构计算阵列包含48个同构计算单元。每个计算单元之间的路由结构根据配置信息实现，实现同一可重构阵列中加、减、乘、除并行执行；相较于传统的可重构计算单元结构，该结构通过精细化配置，可以高效地实现加、减、乘、除四种运算；面向不同算子，可将阵列中计算单元进行组合，从而高效地实现多种不同算法，提高了可重构处理器系统的吞吐率、灵活性和计算效率。
-
公开(公告)号：CN105653474A
公开(公告)日：2016-06-08
申请号：CN201511017968.6
申请日：2015-12-29
Applicant: 东南大学—无锡集成电路技术研究所
IPC: G06F12/0877 , G06F12/0897
CPC classification number: G06F12/0877 , G06F12/0897
Abstract: 本发明公开了一种面向粗粒度动态可重构处理器的配置缓存控制器，由配置缓存控制逻辑、配置缓存分级表、配置缓存存储器、配置缓存查找表、配置缓存接口、配置缓存解析器和配置缓存控制逻辑组成；上述各组成部分协同工作，实现对配置单元的预取与更新，利用本发明可有效减少可重构阵列读取配置信息所需的时间，提升粗粒度动态可重构系统的性能。
-
公开(公告)号：CN105634567A
公开(公告)日：2016-06-01
申请号：CN201510971354.5
申请日：2015-12-21
Applicant: 东南大学—无锡集成电路技术研究所
CPC classification number: H04B7/0413 , G06F15/7867
Abstract: 本发明公开了一种面向MIMO检测系统的可重构计算单元微结构及配置机制，相比于传统的计算单元微结构具有更高效的流水结构和更灵活的配置机制。整个计算单元微结构由多级流水级构成，每级流水级中的每个基本操作单元都有对应的配置位。通过精细化的配置控制每级流水级，实现多种不同的运算功能，既提高了系统吞吐率又具有很强的灵活性。
-
Patent Agency Ranking
公开(公告)号：CN112865804B
公开(公告)日：2023-10-10
申请号：CN202110034136.4
申请日：2021-01-12
Applicant: 东南大学
IPC: H03M7/30
Abstract: 本发明公开了一种三值神经网络稀疏性权重的压缩计算单元，涉及神经网络硬件加速领域，包括依次连接的权重近似处理单元、哈夫曼编码单元、权重整合单元、序列检测译码模块和计算优化配置模块；本发明的近似压缩计算单元，通过对权重进行近似处理获得更高的稀疏性，通过对网络中大量重复出现的权重进行压缩编码，通过卷积计算结果的复用以及针对三值神经网络近似计算降低计算工作量，从而减少系统整体面积与功耗。
-
公开(公告)号：CN107783935B
公开(公告)日：2021-03-19
申请号：CN201710882550.4
申请日：2017-09-26
Applicant: 东南大学
IPC: G06F15/78
Abstract: 本发明公开了一种基于动态精度可配运算的近似计算可重构阵列，基于传统的可重构阵列，增加一个动态精度控制模块，用于实现如下操作：根据输入的配置信息，动态配置重构阵列里计算单元的迭代次数，以满足一定的精度需求；其硬件结构包括迭代控制器和配置控制器；迭代控制器用于调整乘法器的计算精度，通过动态配置迭代次数，可以满足不同计算精度的要求。配置控制器用于重新动态配置计算阵列模块。本发明设计简单，可行性好，通过动态调节迭代次数，从而实现了动态精度可配，减小计算复杂度和计算时间，并且降低了功耗，同时保证了一定的精度。
-
公开(公告)号：CN105634567B
公开(公告)日：2018-09-07
申请号：CN201510971354.5
申请日：2015-12-21
Applicant: 东南大学—无锡集成电路技术研究所
IPC: H04B7/0413 , G06F15/78
Abstract: 本发明公开了一种面向MIMO检测系统的可重构计算单元微结构及配置机制，相比于传统的计算单元微结构具有更高效的流水结构和更灵活的配置机制。整个计算单元微结构由多级流水级构成，每级流水级中的每个基本操作单元都有对应的配置位。通过精细化的配置控制每级流水级，实现多种不同的运算功能，既提高了系统吞吐率又具有很强的灵活性。
-
公开(公告)号：CN107229598A
公开(公告)日：2017-10-03
申请号：CN201710266364.8
申请日：2017-04-21
Applicant: 东南大学
Abstract: 本发明公开了一种面向卷积神经网络的低功耗电压可调卷积运算模块，包括数据传输单元、电压可调缓存单元、卷积运算模块三部分。对于卷积神经网络，卷积运算占据整体运算量的一半以上，而卷积计算时图像数据矩阵中数据会被同一卷积核读取多次，且存在多个卷积核对这些数据进行同时访问的情况，使数据重用频次进一步提高。由于数据矩阵中的数据重用频次存在较大差异，将重用频次相同或相近的数据存放在一起，根据缓存中数据重用频次的分布调节存储模块电压，可以降低卷积神经网络加速器的整体功耗。本发明提出的低功耗电压可调卷积运算模块可以根据不同重用次数，进行不同缓存区域的电压调节，用以完成不同规模及步长情况下的卷积运算。
-
公开(公告)号：CN106250103A
公开(公告)日：2016-12-21
申请号：CN201610633040.9
申请日：2016-08-04
Applicant: 东南大学
CPC classification number: G06F9/3867 , G06F9/30098 , G06F17/153
Abstract: 本发明公开了一种面向粗粒度可重构系统的卷积神经网络循环卷积计算数据重用的系统，包括主控制器及连接控制模块、输入数据重用模块、卷积循环运算处理阵列、数据传输通路四部分。卷积循环运算时，本质为多个二维输入数据矩阵与多个二维权重矩阵相乘，一般这些矩阵规模都较大，相乘占据整个卷积计算的大部分时间。本发明利用粗粒度可重构阵列体系完成卷积计算过程，当接收到卷积运算请求指令后，利用寄存器轮转的方式充分发掘卷积循环计算过程的输入数据可重用性，提高了数据利用率并降低了带宽访存压力，且所设计的阵列单元是可配置的，可以完成不同循环卷积规模及步长时的卷积运算。
-
-
-
-
-
-
-
-
-
Search Results
37
records
(took 0.02 seconds)
