公开(公告)号：CN107403789B

公开(公告)日：2020-10-16

申请号：CN201710676911.X

申请日：2017-08-09

Applicant: 上海华虹宏力半导体制造有限公司

Inventor： 黎坡

IPC: H01L23/64

Abstract: 本发明提供一种提高高阻衬底电感性能的方法及半导体结构，所述介质层位于所述高阻衬底的上表面，所述钝化层位于所述介质层的上表面，在所述介质层中形成电感线圈，所述电感线圈包括第一金属层和第二金属层，所述第二金属层较所述第一金属层更靠近所述高阻衬底；去除所述电感线圈上表面的钝化层和介质层，以暴露出所述电感线圈的部分第一金属层。由于只是去除电感线圈的上表面的钝化层和介质层，其他位置的钝化层和介质层依然保留，能够继续保护有源器件不受外界水汽的侵蚀。所述电感线圈的上表面去除了部分钝化层和介质层，减小了高阻衬底表面产生的感应电荷，提高了电感的性能。

公开(公告)号：CN103367116B

公开(公告)日：2017-07-11

申请号：CN201310270855.1

申请日：2013-06-28

Applicant: 上海华虹宏力半导体制造有限公司

Inventor： 黎坡

IPC: H01L21/02 ,  H01L29/92

Abstract: 本发明提出一种高密度电容器结构及其制作方法，在半导体衬底上形成多个由第一金属层‑第一介质层‑第二金属层‑第二介质层组成的堆膜，接着分别刻蚀堆膜的侧壁，暴露出一部分第一金属层和第二金属层的表面，在所述堆膜的侧壁以及表面形成第三介质层，接着在堆膜的侧壁形成金属连接线，金属连接线与暴露出的第一金属层和第二金属层的表面电连接；由此第一金属层、第二金属层作为电容器的两个极板，第一介质层和第二介质层隔离第一金属层和第二金属层，金属连接线分别连接第一金属层和第二金属层，从而使多个堆膜形成并联的电容器，进而能够在不增加极板面积的同时，提高单位面积电容器的密度，增加电容器的电容量。

公开(公告)号：CN102751255B

公开(公告)日：2016-11-30

申请号：CN201210261768.5

申请日：2012-07-26

Applicant: 上海华虹宏力半导体制造有限公司

Inventor： 黎坡

IPC: H01L23/488 ,  H01L21/60

Abstract: 本发明提供了一种半导体接合焊盘结构及其制造方法、以及集成电路。根据本发明的半导体接合焊盘结构包括：中心部分以及外周部分；其中，所述中心部分为裸露出的第一金属薄膜；所述外周部分的表面上布置了钝化层，并且在所述外周部分中形成有通孔。并且，所述中心部分的外周的一侧或者多侧上分别布置了一条或者多条的长条形凹槽；其中，在所述一条或者多条的长条形凹槽的底部和侧壁上布置了与所述通孔中材料相同的第二金属层，在所述第二金属层上布置了与所述第一金属薄膜具有相同材料的第三金属层，其中所述第三金属层与所述第一金属薄膜整体形成，并且所述长条形凹槽内的所述第三金属层的上表面低于所述第一金属薄膜的上表面。

公开(公告)号：CN105304616A

公开(公告)日：2016-02-03

申请号：CN201510657383.4

申请日：2015-10-12

Applicant: 上海华虹宏力半导体制造有限公司

Inventor： 黎坡

IPC: H01L23/64 ,  H01L21/02 ,  H01L21/768

CPC classification number: H01L28/40 ,  H01L21/76895 ,  H01L28/60

Abstract: 一种MIM电容及其形成方法，其中方法包括：提供基底；在所述基底上形成第一导电层；在所述第一导电层上形成电容介电层；在所述电容介电层上形成第二导电层；在所述第二导电层上形成覆盖层；去除部分区域的所述覆盖层及第二导电层以形成开口；在所述开口及开口外的所述覆盖层上形成介电层并平坦化所述介电层；在所述介电层上进行刻蚀，形成暴露所述第一导电层的第一接触孔与暴露所述第二导电层的第二接触孔，且对所述介电层的刻蚀速率大于对所述覆盖层的刻蚀速率。所述方法提高了MIM电容的性能。

公开(公告)号：CN107946279B

公开(公告)日：2020-07-17

申请号：CN201711132888.4

申请日：2017-11-15

Applicant: 上海华虹宏力半导体制造有限公司

Inventor： 黎坡

IPC: H01L23/522 ,  H01F21/02

Abstract: 本发明提供了一种调节电感结构感值的方法，所述电感结构包括衬底、形成于衬底上的导电层和形成于所述导电层上的第一介质层，所述第一介质层中形成有电感线圈，所述衬底和所述电感线圈之间形成有一导电层，当所述电感线圈上有电流时，衬底会感应出感应电荷，该感应电荷产生一个与线圈电流相反的镜像电流，而在所述导电层上施加电压，电压的增大和减小可以改变所述衬底上感应出的感应电荷，从而控制所述镜像电流的大小，最终改变有效磁场强度和有效的电感结构感值。

公开(公告)号：CN106340508B

公开(公告)日：2019-12-24

申请号：CN201610884648.9

申请日：2016-10-10

Applicant: 上海华虹宏力半导体制造有限公司

Inventor： 黎坡

IPC: H01L23/64

Abstract: 本发明提供了一种电感的形成方法及电感，电感的形成方法包括：提供衬底，所述衬底中具有第一金属层；在所述衬底中形成第一沟槽和第二沟槽，所述第二沟槽与所述第一金属层连通；在在所述第一沟槽和所述第二沟槽内填充导电材料；在所述衬底上形成第二金属层，刻蚀所述第二金属层形成电感线圈。在本发明提供的电感的形成方法及电感中，通过在衬底中形成的第一沟槽和第二沟槽，当在第一沟槽上形成第二金属层时，第二金属层会在第一沟槽处的上表面形成凹陷，从而通过第二沟槽增加了电感线圈的表面积，因此，本发明通过增加线圈表面积提高了电感的性能。

公开(公告)号：CN103346067B

公开(公告)日：2017-02-22

申请号：CN201310261434.2

申请日：2013-06-26

Applicant: 上海华虹宏力半导体制造有限公司

Inventor： 黎坡

IPC: H01L21/02 ,  H01L21/768

Abstract: 一种MIM电容的形成方法和半导体器件的形成方法。半导体器件的形成方法包括：提供基底；在基底上形成包括第一金属互连层和第二金属互连层的第一层间介质层；在第一层间介质层、第一金属互连层和第二金属互连层上形成包括第一金属插塞和第二金属插塞的第二层间介质层；在第二层间介质层、第一金属插塞和第二金属插塞上形成第一导电材料层；在第一金属互连层上方的第一导电材料层上形成电容介电层；在电容介电层和第一导电材料层上形成第二导电材料层；对位于第一金属互连层和第二金属互连层之间第一层间介质层上方的第二导电材料层和第一导电材料层进行刻蚀，至暴露出第二层间介质层。本发明所形成半导体器件的电学性能好。

公开(公告)号：CN104091781B

公开(公告)日：2017-01-25

申请号：CN201410352936.0

申请日：2014-07-23

Applicant: 上海华虹宏力半导体制造有限公司

Inventor： 黎坡

IPC: H01L21/768 ,  H01L23/522

Abstract: 本发明提供一种电感结构的制作方法和电感结构，本发明电感结构的制作方法包括：提供衬底；在衬底上形成介质层和位于所述介质层中的电感线圈，介质层覆盖所述电感线圈；对介质层表面进行平坦化处理；在位于电感线圈内部区域的介质层中形成第一凹槽；在第一凹槽内形成磁性层。本发明电感结构包括上表面齐平的介质层；位于介质层中的电感线圈；位于所述电感线圈内部区域的介质层中的磁性层，磁性层能够增加电感线圈的感值，由于对介质层表面进行平坦化处理，能够使介质层上表面保持齐平，不会因为电感线圈的影响而产生台阶，去除介质层上的磁性材料层后，不会在台阶产生环状残留，从而能够减小涡流，提高电感线圈的Q值，进而提高电感线圈的性能。

公开(公告)号：CN103811310B

公开(公告)日：2016-09-28

申请号：CN201410084279.6

申请日：2014-03-07

Applicant: 上海华虹宏力半导体制造有限公司

Inventor： 黎坡

IPC: H01L21/02 ,  H01L23/522

CPC classification number: H01L28/20 ,  H01L23/5223 ,  H01L23/5228 ,  H01L28/24 ,  H01L28/40 ,  H01L28/60 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种电阻结构及其形成方法，所述电阻结构的形成方法包括：提供基底，包括金属互连结构和包围所述金属互连结构的介质层；在所述第一金属插塞、第二金属插塞和介质层表面形成第一金属层和位于所述第一金属层表面的绝缘材料层；对所述绝缘材料层进行图形化，形成第一绝缘层和第二绝缘层，所述第一绝缘层和第二绝缘层之间断开；在所述第一金属层、第一绝缘层和第二绝缘层上形成第二金属层；在所述第二金属层上形成图形化掩膜层；以所述图形化掩膜层为掩膜，刻蚀第二金属层、第一金属层，在第一区域形成电容，同时在第二区域形成金属电阻。上述方法可以减少形成金属电阻的工艺步骤，减低工艺成本。

公开(公告)号：CN103204461B

公开(公告)日：2016-06-01

申请号：CN201310095426.5

申请日：2013-03-22

Applicant: 上海华虹宏力半导体制造有限公司

Inventor： 黎坡

IPC: B81C1/00 ,  B81B7/00

Abstract: 一种半导体结构及其形成方法，其中，所述半导体结构的形成方法包括：提供半导体衬底，所述半导体衬底表面具有第一介质层；在所述第一介质层内形成沟槽，所述沟槽的宽度大于预设尺寸；在所述沟槽的侧壁和底部表面形成保护层，侧壁和底部表面具有所述保护层的沟槽深宽比为预设深宽比；在形成所述保护层之后，在所述沟槽的顶部形成覆盖层，所述覆盖层将所述沟槽密闭，在所述沟槽内形成通道。所形成的半导体结构形貌良好，性能稳定。