公开(公告)号：CN106062964B

公开(公告)日：2019-07-26

申请号：CN201480076678.6

申请日：2014-10-29

Applicant: 三菱电机株式会社

Inventor： 古川彰彦 ,  折田昭一 ,  村冈宏记 ,  楢崎敦司 ,  川上刚史 ,  村上裕二

IPC: H01L29/78 ,  H01L21/28 ,  H01L29/739

Abstract: 功率用半导体装置包括：第一导电类型的第一基极区域；第二导电类型的第二基极区域；槽部，是以从第二基极区域的表面到达第一基极区域的方式设置的相互平行的至少3个槽部，第一槽部和第三槽部被配置成夹着第二槽部；绝缘膜，覆盖槽部的内壁；导电性的沟槽栅极，填充于绝缘膜上；第一导电类型的发射极区域，在第一槽部与第二槽部之间的第二基极区域中，以与第一槽部相接的方式设置，与发射极电极连接；以及第二导电类型的集电极区域，设置于第一基极区域，埋入于第一、第三槽部的沟槽栅极与栅电极连接，埋入于第二槽部的沟槽栅极与发射极电极连接。

公开(公告)号：CN107636969A

公开(公告)日：2018-01-26

申请号：CN201680033484.7

申请日：2016-05-12

Applicant: 三菱电机株式会社

Inventor： 诸熊健一 ,  富泽淳 ,  内田哲也 ,  折田昭一

IPC: H03K17/691 ,  H02M1/08 ,  H03K17/08

Abstract: 本发明的目的在于得到输出准确地反映外部输入信号的外部输出信号的信号传输电路。而且，本发明的第1电路(100)除了输入信号(XIN)向“H”、“L”转变时之外输出在振荡信号(CLK)的周期内在“H”以及“L”之间变化的发送信号(VS以及VR)。控制保护元件(23S以及23R)响应于发送信号(VS以及VR)而使从变压器(10以及20)得到的感应电压信号(RX1以及RX2)在第1以及第2屏蔽期间无效。缓冲器电路(24S以及24R)及施密特电路(25S以及25R)根据感应电压信号(RX1以及RX2)的“H”来生成较长地指示“H”的信号(VS2)以及信号(VR2)。控制电路26在信号(VS2)以及(VR2)都指示“H”时，使信号(VS2)以及信号(VR2)无效。

公开(公告)号：CN106464123A

公开(公告)日：2017-02-22

申请号：CN201580030499.3

申请日：2015-01-21

Applicant: 三菱电机株式会社

Inventor： 中喜隆 ,  中山靖 ,  玉田美子 ,  折田昭一

IPC: H02M1/08

CPC classification number: H02M1/08 ,  H02M2001/0054 ,  H03K17/165 ,  Y02B70/1491

Abstract: 构成为具有：电容器，一端连接于功率用半导体元件的第1主电极或第2主电极；第1开关，用于向功率用半导体元件的控制电极以及电容器充入电荷；以及第2开关，用于放电，在第1开关接通时，在向控制电极和电容器经由不同的电阻充入电荷的情况下，在第2开关接通时从控制电极以及电容器经由相同的电阻进行放电，在第1开关接通时，在向控制电极和电容器经由相同电阻充入电荷的情况下，在第2开关接通时从控制电极和电容器经由不同的电阻进行放电。

公开(公告)号：CN1630172A

公开(公告)日：2005-06-22

申请号：CN200410057488.8

申请日：2004-08-13

Applicant: 三菱电机株式会社

Inventor： 折田昭一

IPC: H02M1/08 ,  H02M7/48 ,  H03K17/16

CPC classification number: H03K17/162 ,  H03K17/08122

Abstract: 本发明的半导体器件能防止因在电平移动电路中发生的错误信号导致的错误动作。错误信号检测电路(3)与电平移动电路(2)并联地连接，错误信号检测电路(3)的HVMOS(32)除了在通常使用状态下是被固定为切断状态的虚设的开关元件外，具有与电平移动电路(2)所具有的导通用和切断用的2个电平移动电路同样的结构。将错误信号检测用电阻(31)的电压降作为表示电平移动电路(2)中的错误信号的发生的错误信号发生信号(SD)，经NOT门(35)输入到错误动作防止电路(4)中。错误动作防止电路(4)根据错误信号发生信号(SD)来进行规定的防止错误动作用的处理。

公开(公告)号：CN110364435B

公开(公告)日：2023-06-09

申请号：CN201910669132.6

申请日：2014-10-29

Applicant: 三菱电机株式会社

Inventor： 古川彰彦 ,  折田昭一 ,  村冈宏记 ,  楢崎敦司 ,  川上刚史 ,  村上裕二

IPC: H01L21/331 ,  H01L29/06 ,  H01L29/08 ,  H01L29/10 ,  H01L29/40 ,  H01L29/739

Abstract: 本发明提供一种半导体装置的制造方法。半导体装置包括：第一导电类型的第一基极区域；第二导电类型的第二基极区域；槽部，是以从第二基极区域的表面到达第一基极区域的方式设置的相互平行的至少3个槽部，第一槽部和第三槽部被配置成夹着第二槽部；绝缘膜，覆盖槽部的内壁；导电性的沟槽栅极，填充于绝缘膜上；第一导电类型的发射极区域，在第一槽部与第二槽部之间的第二基极区域中，以与第一槽部相接的方式设置，与发射极电极连接；以及第二导电类型的集电极区域，设置于第一基极区域，埋入于第一、第三槽部的沟槽栅极与栅电极连接，埋入于第二槽部的沟槽栅极与发射极电极连接。

公开(公告)号：CN110364435A

公开(公告)日：2019-10-22

申请号：CN201910669132.6

申请日：2014-10-29

Applicant: 三菱电机株式会社

Inventor： 古川彰彦 ,  折田昭一 ,  村冈宏记 ,  楢崎敦司 ,  川上刚史 ,  村上裕二

IPC: H01L21/331 ,  H01L29/06 ,  H01L29/08 ,  H01L29/10 ,  H01L29/40 ,  H01L29/739

Abstract: 本发明提供一种半导体装置的制造方法。半导体装置包括：第一导电类型的第一基极区域；第二导电类型的第二基极区域；槽部，是以从第二基极区域的表面到达第一基极区域的方式设置的相互平行的至少3个槽部，第一槽部和第三槽部被配置成夹着第二槽部；绝缘膜，覆盖槽部的内壁；导电性的沟槽栅极，填充于绝缘膜上；第一导电类型的发射极区域，在第一槽部与第二槽部之间的第二基极区域中，以与第一槽部相接的方式设置，与发射极电极连接；以及第二导电类型的集电极区域，设置于第一基极区域，埋入于第一、第三槽部的沟槽栅极与栅电极连接，埋入于第二槽部的沟槽栅极与发射极电极连接。

公开(公告)号：CN106062964A

公开(公告)日：2016-10-26

申请号：CN201480076678.6

申请日：2014-10-29

Applicant: 三菱电机株式会社

Inventor： 古川彰彦 ,  折田昭一 ,  村冈宏记 ,  楢崎敦司 ,  川上刚史 ,  村上裕二

IPC: H01L29/78 ,  H01L21/28 ,  H01L29/739

Abstract: 功率用半导体装置包括：第一导电类型的第一基极区域；第二导电类型的第二基极区域；槽部，是以从第二基极区域的表面到达第一基极区域的方式设置的相互平行的至少3个槽部，第一槽部和第三槽部被配置成夹着第二槽部；绝缘膜，覆盖槽部的内壁；导电性的沟槽栅极，填充于绝缘膜上；第一导电类型的发射极区域，在第一槽部与第二槽部之间的第二基极区域中，以与第一槽部相接的方式设置，与发射极电极连接；以及第二导电类型的集电极区域，设置于第一基极区域，埋入于第一、第三槽部的沟槽栅极与栅电极连接，埋入于第二槽部的沟槽栅极与发射极电极连接。