-
公开(公告)号：CN113138956A
公开(公告)日：2021-07-20
申请号：CN202011121207.6
申请日：2020-10-19
Applicant: 三星电子株式会社
Inventor： 吴成一
IPC: G06F15/78 , G06F13/16 , G06F12/1009
Abstract: 一种存储器控制器包括：存储器请求队列，其存储与包括具有共享通道的第一存储器管芯和第二存储器管芯在内的存储器设备相关联的存储器请求；地址转换器，其基于存储器请求的物理地址的位来选择第一地址映射表和第二地址映射表中的一个，并基于所选择的地址映射表来将物理地址转换为存储器地址；以及物理层，其通过通道将存储器地址发送到存储器设备。
-
公开(公告)号：CN110781105A
公开(公告)日：2020-02-11
申请号：CN201910201920.2
申请日：2019-03-18
Applicant: 三星电子株式会社
IPC: G06F13/16
Abstract: 提供了一种存储设备、一种操作存储设备的方法和一种系统。存储设备包括存储单元阵列和执行内部处理操作的存储器内处理器(PIM)。在内部处理模式下，存储设备基于存储在存储单元阵列中的内部处理信息通过PIM来执行内部处理操作。当内部处理信息是指示内部处理操作的类型的内部处理操作命令时，存储设备将包括内部处理读取命令和内部处理写入命令的内部处理操作命令输出到主机设备。主机设备向存储设备发出从数据事务命令和内部处理操作命令中确定的优先命令。
-
公开(公告)号：CN111258495B
公开(公告)日：2025-01-28
申请号：CN201910840521.0
申请日：2019-09-05
Applicant: 三星电子株式会社
Abstract: 一种半导体存储器设备包括：多个存储体组，被配置为被并行访问；内部存储器总线，被配置为从多个存储体组的外部接收外部数据；以及第一计算电路，被配置为：在多个第一周期中的每个第一周期期间从多个存储体组中的第一存储体组接收内部数据，在多个第二周期中的每个第二周期期间通过内部存储器总线来接收外部数据，第二周期短于第一周期，并且在每个第二周期期间针对内部数据和外部数据执行存储器中处理(PIM)算术运算。
-
公开(公告)号：CN111694514B
公开(公告)日：2024-06-18
申请号：CN202010165077.X
申请日：2020-03-11
Applicant: 三星电子株式会社
Abstract: 一种存储器设备包括：存储器存储体，其包括至少一个存储体组；存储器中处理器(PIM)电路，包括被布置为与存储体组相对应的第一处理元件，其通过使用由主机提供的数据和从存储体组读出的数据中的至少一个来处理运算；处理元件输入和输出(PEIO)选通电路，其被配置为控制被布置为与存储体组中的每个存储体相对应的存储体局部IO和被布置为与存储体组相对应的存储体组IO之间的电连接；以及控制逻辑，其被配置为执行控制操作，使得执行对存储器存储体的存储器操作或者由PIM电路处理运算。当运算由第一处理元件处理时，PEIO选通电路阻断存储体局部IO和存储体组IO之间的电连接。
-
公开(公告)号：CN113687768A
公开(公告)日：2021-11-23
申请号：CN202110277407.9
申请日：2021-03-15
Applicant: 三星电子株式会社
IPC: G06F3/06
Abstract: 一种包括根据不同字节序格式转换数据的接口电路的存储设备包括：接口电路，所述接口电路根据存储体、处理元件(PE)以及主机设备的字节序格式，利用硬件在位于所述存储设备内部的数据传输路径中执行数据转换。所述接口电路位于(i)存储器物理层接口(PHY)区域与串行器/解串器(SERDES)区域之间；(ii)所述SERDES区域与所述存储体或所述PE之间；(iii)所述SERDES区域与耦接到包括多个存储体的存储体组的存储体组输入/输出线之间；以及(iv)所述PE与耦接到所述存储体的存储体本地输入/输出线之间。
-
Patent Agency Ranking
公开(公告)号：CN113284531A
公开(公告)日：2021-08-20
申请号：CN202011268234.6
申请日：2020-11-13
Applicant: 三星电子株式会社
IPC: G11C11/401 , G11C11/4063
Abstract: 公开了电子系统、堆叠式存储器装置及其操作方法。该堆叠式存储器装置包括缓冲半导体裸片、多个存储器半导体裸片、多个贯穿硅过孔、FIM前端电路和多个FIM后端电路。缓冲半导体裸片被配置为与主机装置通信。存储器半导体裸片堆叠在缓冲器半导体裸片上，且包括多个存储器存储体。贯穿硅过孔使缓冲器半导体裸片与存储器半导体裸片电连接。FIM前端电路从主机装置接收用于FIM操作的多个FIM指令且存储FIM指令。FIM操作包括基于从存储器存储体读取的内部数据的数据处理。FIM后端电路分别包括在存储器半导体裸片中。FIM后端电路在FIM前端电路的控制下执行与存储在FIM前端电路中的多个FIM指令对应的FIM操作。
-
公开(公告)号：CN113140240A
公开(公告)日：2021-07-20
申请号：CN202011039790.6
申请日：2020-09-28
Applicant: 三星电子株式会社
IPC: G11C8/12 , G06F12/0802
Abstract: 公开了一种高带宽存储器和一种具有该高带宽存储器的系统。高带宽存储器包括缓冲器裸片和多个存储器裸片，每个存储器裸片包括至少一个第一处理元件存储体组和至少一个第二处理元件存储体组。所述至少一个第一处理元件存储体组包括连接到一个或更多个第一存储体输入/输出线组的一个或更多个第一存储体以及连接到所述一个或更多个第一存储体输入/输出线组和第一全局输入/输出线组的第一处理元件控制器，并且被配置为基于第一指令对从所述一个或更多个第一存储体输入/输出线组中的一个存储体输入/输出线组输出的第一数据和通过第一全局输入/输出线组传输的第二数据执行第一处理操作，第一指令是基于第一处理命令生成的。
-
公开(公告)号：CN111679785A
公开(公告)日：2020-09-18
申请号：CN202010147089.X
申请日：2020-03-05
Applicant: 三星电子株式会社
IPC: G06F3/06
Abstract: 提供了用于处理操作的存储器装置、包括该存储器装置的数据处理系统以及操作该存储器装置的方法。存储器装置包括具有存储体的存储器、存储器内置处理器(PIM)电路和控制逻辑。PIM电路包括指令存储器，该指令存储器存储从主机提供的至少一条指令。PIM电路被配置为使用由主机提供的数据或从存储体读取的数据来处理操作，并存储由主机提供的至少一条指令。控制逻辑被配置为对从主机接收的命令/地址进行解码以生成解码结果，并基于解码结果执行控制操作以便进行以下各项之一：i)执行对存储体的存储器操作，和ii)PIM电路执行处理操作。响应于指示执行处理操作的命令/地址，控制指示指令存储器的位置的程序计数器的计数值。
-
公开(公告)号：CN110059490A
公开(公告)日：2019-07-26
申请号：CN201811541715.2
申请日：2018-12-17
Applicant: 三星电子株式会社
Inventor： 吴成一
Abstract: 提供一种半导体存储器装置以及针对半导体存储器装置执行安全操作的方法。该半导体存储器装置包括具有多个存储器单元的存储器核、片上处理器和存储器安全控制器。片上处理器执行片上数据处理。存储器安全控制器对从存储器核或从存储器控制器提供的加密的数据解密，以将解密的数据提供至片上处理器，并且对来自片上处理器的结果数据加密，以将加密的结果数据提供至存储器核或存储器控制器。通过对半导体存储器装置中的加密的数据解密以执行片上数据处理，可提高数据处理效率而不降低数据安全。
-
公开(公告)号：CN110059490B
公开(公告)日：2025-02-14
申请号：CN201811541715.2
申请日：2018-12-17
Applicant: 三星电子株式会社
Inventor： 吴成一
Abstract: 提供一种半导体存储器装置以及针对半导体存储器装置执行安全操作的方法。该半导体存储器装置包括具有多个存储器单元的存储器核、片上处理器和存储器安全控制器。片上处理器执行片上数据处理。存储器安全控制器对从存储器核或从存储器控制器提供的加密的数据解密，以将解密的数据提供至片上处理器，并且对来自片上处理器的结果数据加密，以将加密的结果数据提供至存储器核或存储器控制器。通过对半导体存储器装置中的加密的数据解密以执行片上数据处理，可提高数据处理效率而不降低数据安全。
-
-
-
-
-
-
-
-
-
Search Results
34
records
(took 0.044 seconds)
