公开(公告)号：CN119129488A

公开(公告)日：2024-12-13

申请号：CN202411252279.2

申请日：2024-09-06

Applicant: 三星(中国)半导体有限公司 ,  三星电子株式会社

Inventor： 郑载㵆 ,  金荣柱 ,  申茂鑫 ,  张鹏辉 ,  李冠群

IPC: G06F30/32 ,  G06F8/30

Abstract: 本公开提供一种电子电路设计的方法及其装置。所述电子电路设计的方法可包括：获得第一电子电路设计文件，其中，所述第一电子电路设计文件具有XML格式；基于转换规则将所述第一电子电路设计文件转换为具有JSON格式的第二电子电路设计文件，所述转换规则将对应于电子电路设计元件的第一XML标签与对应于相同电子电路设计元件的JSON属性相关联；以及使用电子设计自动化(EDA)工具基于所述第二电子电路设计文件，生成电子电路设计。

公开(公告)号：CN109841239B

公开(公告)日：2024-04-19

申请号：CN201811302348.0

申请日：2018-11-02

Applicant: 三星电子株式会社

Inventor： 严允柱 ,  裴升浚 ,  权慧贞 ,  金荣柱

IPC: G11C7/06 ,  G11C7/10 ,  G11C11/4093

Abstract: 提供了一种存储装置及其操作方法。所述存储装置可以包括第一数据线驱动器电路，所述第一数据线驱动器电路基于与第一数据线相关联的第一代码和第二代码来生成第一基准电压组，并基于所述第一基准电压组来确定通过所述第一数据线接收的第一输入数据的比特值。第二数据线驱动器电路可以类似地生成第二基准电压组。这些基准电压可以具有基于判决反馈均衡(DFE)技术的水平，以减少由符号间干扰引起的比特错误。

公开(公告)号：CN109256172A

公开(公告)日：2019-01-22

申请号：CN201810763620.9

申请日：2018-07-12

Applicant: 三星电子株式会社

Inventor： 金用勋 ,  杜粹然 ,  姜东锡 ,  权慧贞 ,  金荣柱

IPC: G11C29/12 ,  G11C29/00

Abstract: 存储器设备包括输出引脚、模式寄存器、信号生成器，被配置为响应于来自模式寄存器的第一和第二控制信号生成包括随机数据样式和保持数据样式中的一个的检测时钟输出信号，并通过输出引脚输出检测时钟输出信号。随机数据样式包括由存储器设备生成的伪随机数据。保持数据样式是预先存储在存储器设备中的固定样式。检测时钟输出信号被用于时钟和数据恢复操作。