公开(公告)号：CN108268391B

公开(公告)日：2023-08-08

申请号：CN201711206775.4

申请日：2017-11-27

Applicant: 三星电子株式会社 ,  首尔大学校产学协力团 ,  延世大学校产学协力团

Inventor： 李正浩 ,  尹晟老 ,  郑义英 ,  金镇佑 ,  赵永进 ,  金明真 ,  金世俊 ,  金正彬 ,  崔赫埈

IPC: G06F13/16

Abstract: 本发明提供一种半导体系统及其控制方法。本发明提供一种包括异构存储器模块的半导体系统。所述半导体系统包括经由系统总线连接到异构存储器模块的CPU。异构存储器模块包括：易失性存储器模块；非易失性存储器模块；内部总线，与系统总线分离，并连接易失性存储器模块和非易失性存储器模块；交换管理器，被配置为使用内部总线而不使用系统总线来控制在易失性存储器模块和非易失性存储器模块之间传递目标数据的交换操作的执行。

公开(公告)号：CN114443516A

公开(公告)日：2022-05-06

申请号：CN202110980948.8

申请日：2021-08-25

Applicant: 三星电子株式会社

Inventor： 田仑澔 ,  崔赫埈 ,  李正浩

IPC: G06F13/10 ,  G06F13/38 ,  G06F13/40

Abstract: 公开了接口电路、包括接口电路的处理器以及处理包的方法。所述接口电路包括：包发送器，被配置为：基于从核电路输出的请求来生成多个传输包，并且输出所述多个传输包，所述多个传输包包括指示为将被合并的包的信息；以及包接收器，被配置为：通过合并从所述接口电路的外部接收的多个接收包之中的多个扩展包来生成合并包，所述多个扩展包包括指示为将被合并的包的信息。

公开(公告)号：CN113703663A

公开(公告)日：2021-11-26

申请号：CN202110198396.5

申请日：2021-02-22

Applicant: 三星电子株式会社

Inventor： 洪晸炫 ,  赵永进 ,  刘永健 ,  尹灿湖 ,  崔赫埈

IPC: G06F3/06

Abstract: 提供了支持多租户的存储装置及其操作方法。所述存储装置包括：多个非易失性存储器；易失性存储器；计算装置，被配置为对由所述多个非易失性存储器提供的数据执行操作；以及存储控制器，包括资源管理器，资源管理器被配置为：从主机接收关于租户的优先级的信息，并且基于优先级动态地设置所述多个非易失性存储器、易失性存储器和计算装置的资源。

公开(公告)号：CN112732593A

公开(公告)日：2021-04-30

申请号：CN202011088597.1

申请日：2020-10-13

Applicant: 三星电子株式会社

Inventor： 洪晸炫 ,  赵永进 ,  崔赫埈 ,  刘永健 ,  尹灿湖

IPC: G06F13/16

Abstract: 一种存储控制器，包括：主机接口，实时分析从主机接收的命令；可编程逻辑单元，响应于存储控制器的当前操作状态和命令中的至少一个，加载从多个图像中自适应选择的最优图像；以及处理器，在最优图像被加载之后，使用可编程逻辑单元对非易失性存储设备执行操作。

公开(公告)号：CN108268391A

公开(公告)日：2018-07-10

申请号：CN201711206775.4

申请日：2017-11-27

Applicant: 三星电子株式会社 ,  首尔大学校产学协力团 ,  延世大学校产学协力团

Inventor： 李正浩 ,  尹晟老 ,  郑义英 ,  金镇佑 ,  赵永进 ,  金明真 ,  金世俊 ,  金正彬 ,  崔赫埈

IPC: G06F13/16

Abstract: 本发明提供一种半导体系统及其控制方法。本发明提供一种包括异构存储器模块的半导体系统。所述半导体系统包括经由系统总线连接到异构存储器模块的CPU。异构存储器模块包括：易失性存储器模块；非易失性存储器模块；内部总线，与系统总线分离，并连接易失性存储器模块和非易失性存储器模块；交换管理器，被配置为使用内部总线而不使用系统总线来控制在易失性存储器模块和非易失性存储器模块之间传递目标数据的交换操作的执行。