公开(公告)号：CN114361162A

公开(公告)日：2022-04-15

申请号：CN202111158839.4

申请日：2021-09-30

Applicant: 三星电子株式会社

Inventor： 安皓均 ,  金范洙

IPC: H01L27/108

Abstract: 提供了一种制造半导体装置的方法。该方法包括：提供包括单元区域和围绕单元区域的核心/外围区域的衬底；在单元区域的衬底上形成下电极；在核心/外围区域的衬底上形成栅极绝缘膜；在栅极绝缘膜上形成第一导电类型的第一导电膜；在第一导电膜内部形成扩散阻挡膜，扩散阻挡膜在竖直方向上与栅极绝缘膜间隔开；在形成扩散阻挡膜之后，在第一导电膜内部形成包括杂质的杂质图案；通过热处理工艺扩散杂质以形成与第一导电类型不同的第二导电类型的第二导电膜；以及在第二导电膜上形成金属栅电极，其中，扩散阻挡膜包括氦(He)和氩(Ar)中的至少一种。

公开(公告)号：CN102569336A

公开(公告)日：2012-07-11

申请号：CN201110455205.5

申请日：2011-12-30

Applicant: 三星电子株式会社

Inventor： 金荣国 ,  全麟商 ,  金永锡 ,  朴瑛琳 ,  安皓均

IPC: H01L27/24 ,  H01L27/10 ,  H01L21/82

CPC classification number: H01L45/12 ,  H01L27/101 ,  H01L27/1021 ,  H01L27/2409 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/126 ,  H01L45/144 ,  H01L45/1683

Abstract: 本发明提供了非易失性半导体存储器件及其制造方法。该器件包括多条下部互连线、横跨在所述多条下部互连线上方的上部互连线、分别布置在所述多条下部互连线与所述多条上部互连线之间的多个相交区域处的多个选择元件、以及布置在所述选择元件与所述上部互连线之间的存储元件，其中，所述多个选择元件的每一个都形成在半导体图案中，所述半导体图案关于平行于所述下部互连线且垂直于所述上部互连线的平面实质呈镜像不对称。