共享一层的薄膜电阻器与电容器的顶板

    公开(公告)号:CN111742396B

    公开(公告)日:2025-01-14

    申请号:CN201980014398.5

    申请日:2019-03-28

    Abstract: 一种集成电路(IC)(295)包括具有半导体表面层(209)的衬底(208),该半导体表面层包括具有互连晶体管的功能电路(180),其上包括介电层(230),该介电层(230)上方具有包括金属层级的金属堆叠。包括至少一种金属的薄膜电阻器(TFR)层(260a、260b)位于金属堆叠内。至少一个电容器(280、285)位于金属堆叠中,包括在由金属层级(240)之一形成的金属底板上方的电容器介电层(245)。电容器顶板(260a)形成在电容器介电层(245)上,并且由相同的TFR层形成的至少一个电阻器(290)在电容器(280、285)的侧向上。

    落在金属层上方的金属氧化物蚀刻停止层上的干法蚀刻工艺以及由此形成的结构

    公开(公告)号:CN111758154B

    公开(公告)日:2025-01-10

    申请号:CN201980015406.8

    申请日:2019-03-27

    Abstract: 本申请公开一种微电子器件(300),其包括在第一介电层(302)上的金属层(304)。蚀刻停止层(306)设置在金属层(304)上方并且在与金属层(304)直接相邻的第一介电层(302)上。蚀刻停止层(306)包括金属氧化物,并且厚度小于10纳米。第二介电层(308)设置在蚀刻停止层(306)上方。从向下延伸至蚀刻停止层(306)的蚀刻区域(310)去除第二介电层(308)。蚀刻区域(310)至少部分地在金属层(304)上方延伸。在微电子器件(300)的一种版本中,蚀刻停止层(306)可以在蚀刻区域(310)中在金属层(304)上方延伸。在另一种版本中,蚀刻停止层(306)可以在蚀刻区域(310)中去除。通过使用等离子体蚀刻工艺蚀刻第二介电层(308),并停止在蚀刻停止层(306)上,形成微电子器件(300)。

    带通滤波器中的非线性补偿
    13.
    发明公开

    公开(公告)号:CN119232110A

    公开(公告)日:2024-12-31

    申请号:CN202410867645.9

    申请日:2024-07-01

    Abstract: 描述对应于具有受控电流变化的限流电路系统的方法、装置、系统和制品。示例电路(250、350、450、550、650、750、850、950、1050)包括具有输入端子和输出端子的放大器(204、404);具有第一端子和第二端子的电容器(210),电容器(210)的第一端子耦合到放大器(204、404)的输入端子,电容器(210)的第二端子耦合到放大器(204、404)的输出端子;以及具有第一端子和第二端子的二极管电路系统(214、555、855),二极管电路系统(214、555、855)的第一端子耦合到电容器(210)的第一端子和放大器(204、404)的输入端子,二极管电路系统(214、555、855)的第二端子耦合到电容器(210)的第二端子和放大器(204、404)的输出端子。

    带有分段集电极的内部堆叠的NPN

    公开(公告)号:CN109935629B

    公开(公告)日:2024-12-27

    申请号:CN201811492073.1

    申请日:2018-12-07

    Abstract: 本申请公开带有分段集电极的内部堆叠的NPN。集成电路(100)包括堆叠的NPN(104),其具有连接到下部NPN(108)的上部NPN(106)。上部NPN(106)包括上部集电极(110)、上部基极(112)和上部发射极(114)。下部NPN(108)包括下部集电极(116)、下部基极(118)和下部发射极(120)。上部集电极(110)包括在下部发射极(120)的相对侧上的集电极段(122)、(124)。集电极段(122)、(124)由集电极分隔器(126)、(132)横向分隔,集电极分隔器(126)、(132)与集电极段(126)、(132)中的定向方向(128)对齐。上部集电极(110)不具有与定向方向(128)交叉的集电极分隔器。

    接触器对准套件
    16.
    发明公开

    公开(公告)号:CN119104865A

    公开(公告)日:2024-12-10

    申请号:CN202310667062.7

    申请日:2023-06-07

    Inventor: K·P·恩格

    Abstract: 本申请公开了接触器对准套件。一种用于接触器模块的装置包括具有成形为接触转塔平台的第一表面的表面的主体和从主体沿第一方向延伸的第一臂,第一臂被成形为接触转塔平台的第二表面。该装置还包括从主体沿第一方向延伸的第二臂,第二臂被成形为与转塔平台的第三表面接触。转塔平台的第二表面和第三表面是相反的表面,并且转塔平台的第一表面在转塔平台的第二表面和第三表面之间延伸。该装置还包括从主体沿第二方向延伸的管,该管被成形为接收接触器模块的导销。

    蓝牙媒体设备时间同步的方法和设备

    公开(公告)号:CN115551068B

    公开(公告)日:2024-12-03

    申请号:CN202211128277.3

    申请日:2018-09-06

    Abstract: 本申请公开了蓝牙媒体设备时间同步。对于包括具有控制器(425b)和时间同步算法(422a或424b)的第一、第二和第三蓝牙媒体设备(400)的设备链中的同步媒体流,第一设备格式化第一媒体分组,所述第一媒体分组包括所接收的媒体数据、第二设备地址以及同步信息,该同步信息包括包含延迟时间的分组开始时间以及到目前为止计算的累计时钟漂移。第二设备接收第一分组并格式化第二分组,该第二分组包括媒体数据、第三设备地址、更新的同步信息,该更新的同步信息包括第二分组的播放开始时间、本地时钟时间、时钟漂移以及到目前为止计算的累计时钟漂移。第二设备将第二分组传输到第三设备。同步算法开始同步播放媒体数据,包括在延迟时间后播放第一设备,在第一分组的播放开始时间后播放第二BT设备以及在第二分组的播放开始时间后播放第三设备。

    过采样模数转换器
    18.
    发明公开

    公开(公告)号:CN119013898A

    公开(公告)日:2024-11-22

    申请号:CN202380032275.0

    申请日:2023-04-04

    Inventor: A·K·古朴达

    Abstract: 一种ADC(100)包括:比较器(102),其响应于ADC的输入电压和DAC输出电压而提供比较器输出;SAR电路(108),其包括存储在ADC的转换阶段开始时被初始化的n位数字代码的SAR,其中该SAR电路响应于比较器输出而更新数字代码,其中ADC输出响应于在转换阶段结束时的数字代码;以及DAC(106),其响应于数字代码和参考电压而提供DAC输出电压。DAC包括m位CDAC(204)和n‑m位RDAC(202),以响应于数字代码的n‑m个最低有效位和参考电压而提供中间电压。CDAC响应于数字代码的m个最高有效位、中间电压和参考电压而提供DAC输出电压。

    功率因子校正系统
    19.
    发明公开

    公开(公告)号:CN119013881A

    公开(公告)日:2024-11-22

    申请号:CN202380033589.2

    申请日:2023-04-24

    Inventor: B·孙

    Abstract: 在一些示例中,一种装置包括:斜坡生成电路(1002),其具有斜坡控制输入(1003b)和斜坡输出(1003e),斜坡控制输入耦合到功率因子校正(PFC)输出端子;比较器(630),其具有比较器输出以及第一比较器输入和第二比较器输入,第一比较器输入耦合到斜坡输出,第二比较器输入耦合到PFC开关电流感测端子;以及脉冲宽度调制(PWM)生成电路(634),其具有PWM控制输入和PWM输出,PWM控制输入耦合到比较器输出,并且PWM输出耦合到PFC开关控制端子。

    封装上天线集成电路器件
    20.
    发明授权

    公开(公告)号:CN113678250B

    公开(公告)日:2024-10-29

    申请号:CN202080024928.7

    申请日:2020-02-07

    Abstract: 在一些示例中,一种集成电路封装件(100)是封装上天线封装件,其包括多个介电层(102‑108)、与多个介电层(102‑108)穿插的多个导体层(110‑116)以及设置在多个介电层(102‑108)的第一侧面上的集成电路管芯(126)。多个导体层(110‑116)包括设置在多个介电层(102‑108)的第二侧面上的第一层(110),该第一层(110)包括一组天线(132)。在一些此类示例中,集成电路管芯(126)包括雷达处理电路系统,并且AOP集成电路封装件(100)被配置用于雷达应用。

Patent Agency Ranking