-
公开(公告)号：CN118136645B
公开(公告)日：2024-08-06
申请号：CN202410550918.7
申请日：2024-05-07
Applicant: 北京大学
IPC: H01L27/146
Abstract: 本发明公开一种降低UTBB像素单元串扰的装置，涉及半导体器件及集成电路、图像传感器技术领域，该装置包括：由上至下设置的器件层、埋氧层、第一层阱、第二层阱和衬底；第一层阱与第二层阱掺杂类型相反，从而在第一层阱与第二层阱的界面处形成内建电场；第二层阱与衬底掺杂类型相反，从而在第二层阱与衬底的界面处形成内建电场；内建电场用于抑制光生载流子的流动和吸收光生载流子，从而排斥相邻像素单元产生的光生载流子，抑制光生载流子对相邻UTBB器件的阈值电压的影响，进而提高UTBB像素单元的抗串扰特性，抑制相邻像素单元之间的串扰。本发明通过内建电场排斥相邻像素单元产生的光生载流子，从而抑制相邻像素单元之间的串扰。
-
公开(公告)号：CN118036685A
公开(公告)日：2024-05-14
申请号：CN202410179973.X
申请日：2024-02-18
Applicant: 北京大学
IPC: G06N3/063 , H01L29/786 , H01L29/423 , G06N3/0499
Abstract: 本发明公开了一种基于叠层薄膜晶体管的时间尺度可变储备池计算系统及调制方法，涉及半导体领域，包括：电子设备以及被所述电子设备控制的薄膜晶体管TFT；所述TFT包括：依次层叠设置的栅电极、第二绝缘层、中间层、第一绝缘层、沟道层以及源/漏电极。在本发明中，单个TFT器件构成一个储备池单元。本发明利用栅端电压作为时序信号输入端，漏端电流作为储备池计算结果输出端。通过储备池计算中的虚拟节点方法，将漏电极电流用于后续网络推理识别。本发明通过在TFT的沟道层与栅电极之间淀积额外的氧化物中间层，利用中间层内部的弛豫现象及其对沟道的栅控效应，实现了弛豫时间长度可调制的短期记忆特性，进而使得储备池的时间特性可以被调制。
-
公开(公告)号：CN117976722A
公开(公告)日：2024-05-03
申请号：CN202410178337.5
申请日：2024-02-09
Applicant: 北京大学
Abstract: 本申请公开了铁电场效应晶体管及其制备方法、存储器件。铁电场效应晶体管包括：栅极层，铁电层，铁电层位于栅极层的一侧，铁电层包括氧化铪，以及掺杂在氧化铪中的第一掺杂元素，第一掺杂元素包括镧元素；半导体层，半导体层位于铁电层远离栅极层的一侧，半导体层具有沟道区以及位于沟道区两侧的相对的第一端和第二端，半导体层包括氧化钛，以及掺杂在氧化钛中的第二掺杂元素，第二掺杂元素包括氮元素；源极，源极与半导体层的第一端接触；漏极，漏极与半导体层的第二端接触。由此，可以有效提高铁电场效应晶体管的稳定性和驱动电流，便于实现铁电场效应晶体管的三维堆叠集成。
-
公开(公告)号：CN117936590A
公开(公告)日：2024-04-26
申请号：CN202410030098.9
申请日：2024-01-09
Applicant: 北京大学
IPC: H01L29/861 , H01L29/06 , H01L29/36
Abstract: 本发明提供一种基于冷源结构的二极管，涉及集成电路技术领域，包括设置在一侧的冷源结构和设置在另一侧的轻掺杂半导体结构；冷源结构和轻掺杂半导体结构相接触；冷源结构包括N+型重掺杂半导体材料、具有金属性质的材料和P+型重掺杂半导体材料，其中具有金属性质的材料设置在N+型重掺杂半导体材料和P+型重掺杂半导体材料之间；轻掺杂半导体结构包括轻掺杂材料；轻掺杂材料中的材料为p型掺杂半导体材料，本征掺杂半导体材料和n型掺杂半导体材料中的一种。通过上述方式，本发明的二极管够实现理想因子低于1的电流电压特性，实现极低的二极管开启电压，实现极高的整流比，降低二极管的功耗。
-
公开(公告)号：CN117238938A
公开(公告)日：2023-12-15
申请号：CN202311196171.1
申请日：2023-09-15
Applicant: 北京大学
IPC: H01L27/146 , H04N25/70
Abstract: 本发明公开一种光信号时间编码、频率编码像素单元和图像传感器，涉及半导体器件及集成电路领域；光信号时间编码像素单元包括：感光模块和控制电路模块；感光模块为阈值电压受到光强调制的晶体管；控制电路模块包括电流比较器和脉冲产生电路模块；晶体管的源极与电流比较器的输入端连接；晶体管的栅极输入端作为像素单元的控制端；晶体管的漏极作为像素单元的输入端；电流比较器的输出端与脉冲产生电路模块连接；本发明能够对不同光信号进行原位光电转换，不需要复杂电路以实现光信号的脉冲编码。
-
Patent Agency Ranking
公开(公告)号：CN116126288A
公开(公告)日：2023-05-16
申请号：CN202310006919.0
申请日：2023-01-04
Applicant: 北京大学
IPC: G06F7/58
Abstract: 本发明公开一种基于阻变存储器的随机数发生电路及方法，涉及半导体技术领域。所述电路包括：第一熵产生模块、第二熵产生模块和电流比较模块；第一熵产生模块包括：第一熵产生阻变存储器单元和第一晶体管；第二熵产生模块包括：第二熵产生阻变存储器单元和第二晶体管；第一晶体管用于根据第一控制信号输出第一电流信号；第一熵产生阻变存储器单元用于根据第一电流信号输出第一熵电导值；第二晶体管用于根据第一控制信号输出第二电流信号；第二熵产生阻变存储器单元用于根据第二电流信号输出第二熵电导值；电流比较模块用于：对第一熵电导值和第二熵电导值求差，得到熵电导差值；根据熵电导差值产生随机数。本发明能够提高随机数的产生随机性。
-
公开(公告)号：CN114827488B
公开(公告)日：2023-02-17
申请号：CN202210447721.1
申请日：2022-04-26
Applicant: 北京大学
IPC: H04N25/40
Abstract: 本公开提供了一种像素结构单元、像素结构阵列及其操作方法、图像传感器，其中，该像素结构单元包括上拉结构单元、感光输出单元和输出控制单元。感光输出单元与所述上拉结构单元相连；输出控制单元与所述感光输出单元相连；其中，在所述感光输出单元和所述输出控制单元同时处于光照条件下，且上拉结构单元被控制开启，以对所述感光输出单元充电，并使得所述输出控制单元工作以对所述感光输出单元放电。因此，从而能够使得像素结构单元根据入射光强自适应调节感光灵敏度，相对于传统CIS像素元，仅凭像素结构单元本身即可满足高对比度成像的要求，使得图像传感器在各种应用场景下都能呈现良好的成像质量。
-
公开(公告)号：CN115579400A
公开(公告)日：2023-01-06
申请号：CN202211080236.1
申请日：2022-09-05
Applicant: 北京大学
IPC: H01L29/861 , H01L29/24 , H01L29/06
Abstract: 本发明涉及集成电路领域，尤其涉及一种基于冷金属的冷源二极管结构。所述冷源二极管结构的一侧为冷金属区域，另一侧为半导体区域，所述冷金属区域和所述半导体区域相接触；所述冷金属区域采用具有冷金属性质的材料。本发明提供的基于冷金属的冷源二极管结构能够实现理想因子低于1的电流电压特性，实现极低的二极管开启电压，降低二极管的功耗。还可以实现很好的负微分电阻效应，可以用来实现多值逻辑，降低电路的复杂度。
-
公开(公告)号：CN115440882A
公开(公告)日：2022-12-06
申请号：CN202210908734.4
申请日：2022-07-29
Applicant: 北京大学
Abstract: 本发明提供铁电‑磁隧道结器件和新型存储器件的数据读取方法，其中铁电‑磁隧道结器件包括依次层叠的第一铁磁层、铁电层、第二铁磁层、绝缘层和第三铁磁层；其中，第一铁磁层和第二铁磁层采用相同的铁磁性金属材料，第一铁磁层和铁电层的界面与第二铁磁层和铁电层的界面具有对称结构；铁电‑磁隧道结器件通过外部电场控制铁电层的电极化状态翻转实现自旋电流极性变化，从而实现铁电‑磁隧道结器件的高低阻值状态变化。通过上述方式，本发明的器件通过电场控制铁电层的电极化状态翻转实现自旋电流极性变化从而实现器件的高低阻值状态变化，可以实现快速低功耗电写入和无损磁读取操作，是一种具有快速、低功耗等优点的新型存储器件。
-
公开(公告)号：CN110543933B
公开(公告)日：2022-10-21
申请号：CN201910741894.2
申请日：2019-08-12
Applicant: 北京大学
Abstract: 本公开提供了一种基于FLASH存算阵列的脉冲型卷积神经网络，包括：采样模块、基于FLASH的存算阵列及其对应的神经元模块、以及计数器模块；所述采样模块用于对输入图像进行采样，得到输入脉冲；所述基于FLASH的存算阵列存储有权重矩阵，其对输入脉冲与权重矩阵进行向量矩阵乘法运算，运算结果以电流形式输出；所述神经元模块对基于FLASH的存算阵列的运算结果进行积分，生成输出脉冲；所述计数器模块统计输出层的神经元模块产生的脉冲数量，将具有最大脉冲数量的神经元模块的脉冲数量作为识别结果。
-
-
-
-
-
-
-
-
-
Search Results
286
records
(took 0.03 seconds)
