-
公开(公告)号：CN100557983C
公开(公告)日：2009-11-04
申请号：CN200710176161.6
申请日：2007-10-22
Applicant: 清华大学
IPC: H03M13/11
Abstract: 本发明公开了一种准循环低密度奇偶校验码编码器和校验位生成方法，属于数字信息技术领域。所述编码器包括：串/并转换单元、编码矩阵存储单元、信息位缓存单元、核心编码单元和并/串转换单元；所述方法包括：并行输入预设宽度的信息位和编码矩阵位；对输入的并行信息位和并行编码矩阵位进行计算得到并行校验位。本发明通过将信息位的并行输入，校验位并行输出的校验位生成方法应用于准循环低密度奇偶校验码编码，能够提高编码速度和节省编码资源，并且易于在编码资源和编码速度之间取得折中。
-
公开(公告)号：CN100553248C
公开(公告)日：2009-10-21
申请号：CN200710099074.5
申请日：2007-05-11
Applicant: 清华大学
IPC: H04L27/26
Abstract: 本发明属于数字信息传输技术领域，其特征在于，针对目前存在的基于多模式训练序列的多载波和单载波调制系统，使用多模式相关器解决多模式的自动识别问题。通过串型、并型或者混合的方式对各种不同模式的本地相关序列进行加权和位置组合设计新的本地多模式相关序列，通过分辨两个相邻相关峰的位置差、相关峰大小、次相关峰特性等综合判断所使用的模式。针对DTMB系统给出了一种具体的多模式相关器设计方法，计算机仿真表明，该多模式相关器能够准确地分辨出系统工作模式，且具有本地相关序列长度合理和硬件实现简单的特点。
-
公开(公告)号：CN101478313A
公开(公告)日：2009-07-08
申请号：CN200910076867.4
申请日：2009-01-23
Applicant: 清华大学
IPC: H03M13/11
Abstract: 本发明涉及一种LDPC译码器的最小值计算装置及其构造方法，该装置包括多级排序单元和查询单元，多级排序单元以分级方式完成排序－查询式最小值计算方法中的排序步骤，分级方式以递归方式划分输入集合，对每次划分得到的若干个集合进行的最小值、次最小值以及最小值序号计算操作构成一级，从而形成分级式硬件结构，分级结构为规则分级或非规则分级结构，基于规则分级的最小值计算装置的构造方法，通过确定分级的基数逐级构成多级排序单元。本发明可以简化LDPC译码器HPU的设计，降低HPU的硬件资源消耗量，且很容易实现对LDPC译码器HPU进行流水线设计，从而分解HPU的关键路径，提高LDPC译码器的工作速率和数据吞吐率。
-
公开(公告)号：CN101458329A
公开(公告)日：2009-06-17
申请号：CN200910076047.5
申请日：2009-01-06
Applicant: 清华大学
IPC: G01S7/48
Abstract: 一种时域并行采样率调整方法，该方法适用于数字信息传输技术领域。其特征在于：所有处理均采用并行算法，通过CIC滤波器、CFIR滤波器、PFIR滤波器和分数间隔抽取滤波器的相互组合，实现大范围的数字采样率变换。其中CIC抽取滤波器采用时域并行的结构实现，CFIR滤波器、PFIR滤波器采用基于多相滤波器的时域并行结构。分数间隔抽取器由控制器和多项式内插器组成，控制器采用了一种并行各支路相互独立的方法，提高了硬件实现过程中的处理速度；多项式内插器采用查表方法实现，节约了可编程逻辑器件中有限的逻辑以及乘法器资源。该系统适合全数字电路实现，尤其是可编程门阵列(FPGA)实现。
-
公开(公告)号：CN100483977C
公开(公告)日：2009-04-29
申请号：CN200410009722.X
申请日：2004-10-29
Applicant: 清华大学
Abstract: 多媒体信息传输中时频矩阵二维信道动态分配方法，属于数字信息传输技术领域。步骤包括：按照某种规则产生二维的时域-频域矩阵TFM信道分配图案，依照生成的TFM矩阵定义的时域信道分配图案，把输入的多媒体节目码流分配到TDS-OFDM相应的信号帧和OFDM子载波位置上，在TDS-OFDM帧群的帧群头中插入TFMp矩阵信息，最后将完整的TDS-OFDM信号发送出去。由于TFM矩阵具有稀疏性、随机性和跳频性，实现了突发传输的省电性能、时频二维联合交织的抗突发误码性能，以及系统的保密性、节目分配的灵活性和即时性，满足了传输多个多媒体节目的需求，而且与现在的TDS-OFDM系统保持兼容。
-
Patent Agency Ranking
公开(公告)号：CN101360087A
公开(公告)日：2009-02-04
申请号：CN200810222514.6
申请日：2008-09-18
Applicant: 清华大学
IPC: H04L27/38
Abstract: 本发明涉及基带成形SRRC数字滤波器的低复杂度实现装置及方法，该装置包括：双路复用抽头延迟线单元，将双路复合输入信号延时得到输入向量；倒序单元，将输入向量进行倒序；输入选通单元，对输入向量和倒序向量进行分时选通；M个加权求和单元，时分复用和与子滤波器半系数向量的加权求和运算装置；延迟求和单元，对运算的输出完成设定延迟后，再和与之同步的运算的输出求和；转接器单元，对各个子滤波器的滤波运算结果分时选通，得到SRRC数字滤波器的两路成形滤波结果。本发明使抽头延迟线长度精简为原有的1/(2M)，显著减少了基带成形SRRC数字滤波器实现所需的硬件资源，降低了复杂度，使滤波运算工作在较低频率，并且实现了I/Q双路复用同一套滤波装置。
-
公开(公告)号：CN101340182A
公开(公告)日：2009-01-07
申请号：CN200810119064.8
申请日：2008-08-28
Applicant: 清华大学
IPC: H03H17/06
Abstract: 本发明涉及FIR数字滤波器组的低复杂度实现方法及装置，该方法按以下步骤进行操作：根据滤波器组内多个相似滤波器共有的内核，构造滤波器组的一个内核滤波器；根据组内各滤波器与所述内核滤波器对应的线性卷积关系，对抽头延迟线得到的原输入向量进行转换，构造针对内核滤波器的多个新输入向量；滤波器组共享内核滤波器的加权求和单元，通过时分复用实现组内滤波器各自的滤波运算。FIR数字滤波器组实现装置包括抽头延迟线单元、向量转换单元、选通单元、内核滤波器加权求和单元、内核滤波器并行输出单元。本发明最大限度复用占用资源较多的内核滤波运算结构，有效降低了FIR数字滤波器组硬件实现的复杂度，提高了系统的灵活性和适用性。
-
公开(公告)号：CN101321150A
公开(公告)日：2008-12-10
申请号：CN200810116759.0
申请日：2008-07-16
Applicant: 清华大学
Abstract: 本发明涉及一种基于二维短时滑动自相关的联合同步方法，包括：首先，接收端对接收序列进行二维短时滑动自相关运算；其次，利用所述自相关运算的结果进行循环帧同步；再次，利用所述自相关运算的结果及所述循环帧同步的信息进行定时频偏估计及载波频偏估计；最后，利用所述定时频偏估计及载波频偏估计分别得到的估计结果分别进行定时频率同步及载波频率同步。本发明还涉及一种实现上述联合同步方法的对应接收端。本发明技术方案提供的联合同步方法及其接收端，可以在恶劣的传输条件下提供可靠和精确的同步，并能够适用于所有传输序列具有部分循环特性的传输系统。
-
公开(公告)号：CN101277119A
公开(公告)日：2008-10-01
申请号：CN200810106662.1
申请日：2008-05-14
Applicant: 清华大学
IPC: H03M13/15
Abstract: 里德所罗门码解码器硬件复用方法及其低硬件复杂度解码装置，属于数字信息传输技术领域。所述硬件资源复用方法复用有限域加法器、有限域乘法器和寄存器完成里德所罗门码解码运算的伴随式计算、伴随式存储、错误位置多项式计算、错误值多项式计算和误码纠正，通用于各种码率和参数的里德所罗门码解码器。所述解码装置包括：有限域加法器、有限域乘法器、寄存器、接收序列存储器和伴随式存储器等模块，按照所述复用方法实现里德所罗门码解码运算。本发明所公开的复用方法及解码装置能够显著降低里德所罗门码解码的硬件复杂度。
-
公开(公告)号：CN101262307A
公开(公告)日：2008-09-10
申请号：CN200810103049.4
申请日：2008-03-31
Applicant: 清华大学
IPC: H04L1/00
Abstract: 一种含有星座图旋转调制方式的串行级联编译码系统属于数字信息编译码领域，其特征在于：通过巧妙的映射和分解，把调制分解为三个独立的部分：奇偶校验编码、递归卷积编码以及一个无记忆的8PSK或正方形M－QAM调制。利用包含在调制过程中的记忆性，将其作为一种联合内码，然后和简单的外码级联，形成一个串行级联编码系统。在接收端通过迭代译码的方法可以获得可观的编码增益和优良的误码性能。
-
-
-
-
-
-
-
-
-
Search Results
285
records
(took 0.025 seconds)
