一种应用于逐次逼近型模数转换器的旁路窗口开关方法

    公开(公告)号:CN113810053A

    公开(公告)日:2021-12-17

    申请号:CN202111072372.1

    申请日:2021-09-14

    Applicant: 东南大学

    Abstract: 本发明公开了一种应用于逐次逼近型模数转换器的旁路窗口开关方法,模数转换器包括采样开关、电容阵列、比较器、数字控制逻辑电路和拼码器。该方法包括采样、转换和拼码三个阶段,差分输入电压VIP和VIN通过采样开关连接到电容阵列的顶极板,比较器对电容阵列顶极板电压进行比较,得出对应数字码,根据数字码控制电容阵列底极板的连接;本发明首次切换在电容顶极板产生一个旁路窗口,在窗口内,只需经N‑2次比较,拼码后得到N位数字码,在窗口外,经N+1次比较,拼码后得到N位数字码。对比传统开关算法,本发明降低了的CDAC功耗,输入电压在窗口内降低了DAC功耗,节省一半电容面积,实现了能效、面积的折中。

    一种适用于非环路结构SAR ADC的乱序及校准方法

    公开(公告)号:CN108540131B

    公开(公告)日:2021-06-01

    申请号:CN201810203659.5

    申请日:2018-03-13

    Applicant: 东南大学

    Abstract: 本发明公开了一种适用于非环路结构SAR ADC的乱序及校准方法,包括:对ADC中参考比较器进行前台校准,包括:对参考比较器的正输入端和负输入端进行比较,根据该比较结果增加电压值以补偿失调;在每个转换周期下对比较器进行乱序操作,采用伪随机数序列选取一个来比较第二次转换的MSB位;对乱序操作后的比较器进行校准,包括:判断当前比较周期是否为LSB位的比较,及在判断为LSB位比较时,对参考比较器和LSB位比较器的输出结果对比,根据对比结果增加LSB位比较器输入的校准电压。本发明通过比较乱序后的LSB位比较器与固定的参考比较器输出结果的不同来进行校准,不会增加额外的时间,加快了校准算法收敛的速度。

    一种采用噪声抵消的无片内电感单转双的低噪声放大器

    公开(公告)号:CN112803899A

    公开(公告)日:2021-05-14

    申请号:CN202011578189.4

    申请日:2020-12-28

    Applicant: 东南大学

    Abstract: 本发明公开了一种采用噪声抵消的无片内电感单转双的低噪声放大器,包括输入放大级电路、第一噪声抵消电路和第二噪声抵消电路、第一输出缓冲级电路和第二输出缓冲级电路。输入放大级电路在一对共源晶体管上分别对应连接一个共源共栅晶体管,利用耦合电容将第一共源晶体管的漏端反相信号耦合到第二共源晶体管的栅极,实现将单端输入信号转换成双端输出信号;利用共源共栅晶体管、噪声抵消电路和输出缓冲级电路将共源晶体管放大的电流通过两条不同的支路流进输出缓冲级电路的两个不同晶体管栅极,实现信号差分放大及噪声抵消。本发明一方面对来自衬底和电源线的脉冲干扰和噪声的抗干扰性强,另一方面减少了芯片面积以及噪声,提高了集成度。

    一种应用于逐次逼近型模数转换器及其三电平开关方法

    公开(公告)号:CN112583409A

    公开(公告)日:2021-03-30

    申请号:CN202011578188.X

    申请日:2020-12-28

    Applicant: 东南大学

    Abstract: 本发明公开了一种应用于逐次逼近型模数转换器及其三电平开关方法,方法包括对于输入信号VIP和VIN,经N次比较后,得到N位数字码,分为采样和转换两个阶段,在采样阶段,输入信号VIP和VIN通过采样开关分别连接到上下电容阵列的顶极板,各电容的底极板连接到对应电压;在转换阶段,比较器对上下电容阵列顶极板电压进行MSB位至LSB位的比较,得出对应数字码,根据数字码控制电容阵列中电容底极板的连接关系;经N次比较得到N位数字码。本发明首次切换在电容顶极板产生±Vref的电压变化,从而将电容阵列参考电压Vref降低为一般方法的一半。对比传统开关算法,本发明降低99.79%的DAC功耗,节省75%的电容面积,共模电平偏移仅为0.5LSB,实现了能效、面积和共模电平的折中。

    一种基于相关的SAR ADC电容失配误差的后台校准方法

    公开(公告)号:CN111900983A

    公开(公告)日:2020-11-06

    申请号:CN202010572436.3

    申请日:2020-06-22

    Applicant: 东南大学

    Abstract: 本发明公开了一种基于相关的SAR ADC电容失配误差的后台校准方法,利用检测跳过算法以及对齐切换技术将伪随机信号PN注入到余量电压中,然后在后台将数字信号与伪随机信号PN进行相关操作,电容失配误差可以被提取出来。由于注入到余量电压中的权重误差相对于总的电容很小,因此由于注入所带来的余量增量可以忽略。因此,该校准算法不需要增加额外电路检测注入的条件,同时还可以最小化冗余范围的开销。仿真结果表明,经过校正后,信噪失真比由35.9dB提高到61.1dB,无杂散动态范围由41.2dB提高到79.3dB。

    一种应用于SAR ADC的单相时钟高速低功耗动态比较器

    公开(公告)号:CN111446966A

    公开(公告)日:2020-07-24

    申请号:CN202010372487.1

    申请日:2020-05-06

    Applicant: 东南大学

    Abstract: 本发明公开了一种应用于逐次逼近型模数转换器(SAR ADC)的单相时钟高速低功耗动态比较器,包括第一级无尾电流管预放大电路、第二级正反馈锁存电路。预放大电路去除了尾电流管,避免了尾电流管的存在导致的输入管的过驱动电压的下降,并且可以使得垂直方向上的级联结构能有更大的电压裕度,提升了第一级预放大电路的放电速度,之后根据预放大电路输出节点的电压差在第二级进行锁存,在不影响比较器功能的前提下降低了比较器的功耗,从而应用在高速SAR ADC中。相较于传统的两级比较器,本发明在相同的功耗下可以实现更快的比较速度。

    一种应用于SAR ADC的高能效全动态比较器

    公开(公告)号:CN111446965A

    公开(公告)日:2020-07-24

    申请号:CN202010289536.5

    申请日:2020-04-14

    Applicant: 东南大学

    Abstract: 本发明公开了一种应用于SAR ADC的高能效全动态比较器,包括输入管三级级联的预放大电路、锁存电路和预放大级控制电路。预放大级控制电路在锁存电路输出比较结果之后将预放大电路中的尾电流管关断,同时根据比较结果对预放大电路输出节点进行高电平或低电平置位,避免了预放大电路在比较完成之后不必要的放大操作,同时保持了锁存结果,在不影响比较器性能的前提下进一步降低了比较器的功耗。此外,预放大电路级联放大的特点提高了预放大增益,同时降低了预放大级和锁存级在输入端的等效噪声;采用单相时钟信号对电路进行控制,降低了时钟负载;所有工作阶段中电路均无静态功耗。

    适用于双端SAR-ADC的DAC电容阵列及对应开关切换方法

    公开(公告)号:CN107359876B

    公开(公告)日:2020-05-19

    申请号:CN201710497938.2

    申请日:2017-06-27

    Applicant: 东南大学

    Abstract: 本发明公开了一种适用于双端SAR‑ADC的DAC电容阵列及对应的开关切换方法,该电容阵列包括比较器和电容阵列,比较器的输入端P端和N端分别连接正输入Vip和负输入Vin,从正、负输入分别至P、N端依次设有第一最高位电容C1‑1、第二最高位电容C1‑2和非二进制电容阵列;所有电容的上极板均接到输入电平,第一最高位电容和第二最高位电容的下极板接GND,其余电容的下极板均接参考电平Vref。该电容阵列将最高位电容拆分为两部分,一部分作为新的最高位电容,一部分与原本的二进制电容阵列结合,形成非二进制电容阵列;对应的开关切换方法通过重复动作已经切换的电容,防止比较器的共模持续下降。

    一种无有限周期震荡的数字线性稳压电源及稳压方法

    公开(公告)号:CN108415502B

    公开(公告)日:2020-03-31

    申请号:CN201810263298.3

    申请日:2018-03-28

    Applicant: 东南大学

    Abstract: 本发明公开一种无有限周期震荡的数字线性稳压电源,包括主环路、阈值检测模块、逻辑控制模块、移位寄存器、PMOS阵列和负载,其中,主环路用于比较输出电压与参考电压的差,并将比较结果送入逻辑控制模块;阈值检测模块用于检测输出电压是否落入阈值窗口,并将检测结果送入逻辑控制模块;当输出电压超出上下阈值时,主环路控制PMOS阵列快速切换,输出电压稳定到参考电压附近;当输出电压落入上下阈值之间时,阈值检测模块通过逻辑控制模块输出标志位,使得移位寄存器进入保持状态,电路输出稳定。此种结构可消除经典数字线性稳压电源中存在的有限周期震荡问题。本发明还公开一种无有限周期震荡的数字线性稳压方法。

    一种超低线性灵敏度的CMOS电压基准电路

    公开(公告)号:CN110879625A

    公开(公告)日:2020-03-13

    申请号:CN201911280123.4

    申请日:2019-12-13

    Applicant: 东南大学

    Abstract: 本发明公开了一种超低线性灵敏度的CMOS电压基准电路,包括:第一本征NMOS管M1、第二本征NMOS管M2、标准NMOS管M3,其中输入信号VDD与第一本征NMOS管M1的漏极相连,第一本征NMOS管M1的栅极分别与标准NMOS管M3的栅极和漏极相连,且标准NMOS管M3的漏极与输出基准电压VREF相连,以及第一本征NMOS管M1的源极与第二本征NMOS管M2的漏极相连;第二本征NMOS管M2的栅极与地信号GND相连,且第二本征NMOS管M2的源极分别与标准NMOS管M3的漏极和输出基准电压VREF相连;标准NMOS管M3的源极与地信号GND相连。本发明可以有效的降低电压基准的线性灵敏度,从而抑制由于电源电压对电压基准所造成的影响,同时可以减小芯片面积从而节约电路成本。

Patent Agency Ranking