-
公开(公告)号：CN110912556B
公开(公告)日：2022-11-18
申请号：CN201911035870.1
申请日：2019-10-29
Applicant: 东南大学
IPC: H03M1/10
Abstract: 本发明公开了一种基于差值均衡的TIADC系统采样时刻失配误差估计方法，用于解决TIADC系统中的通道间采样时刻失配误差的提取问题。通过在数字域设置过零检测单元，同时计算和比较相邻通道ADC输出的平均绝对差值，可以很容易的判断出各通道ADC的采样时钟失配情况。从而可以根据判别的失配信息指导误差补偿模块对采样时刻失配进行修正。本发明可对TIADC中存在的采样时刻失配所引起的误差实现精确估计，能够显著提高TIADC系统的动态性能，同时具有估计速度快，结构设计简单，不受通道数目限制等优点，具有很好的有效性、广泛性和实用性。
-
公开(公告)号：CN110401445B
公开(公告)日：2022-11-18
申请号：CN201910609894.7
申请日：2019-07-08
Applicant: 东南大学
Abstract: 本发明公开了一种低硬件开销的TIADC系统采样时刻失配数字后台校准方法。在拉格朗日内插基础上实现重构滤波器来对采样时刻失配进行补偿。通过简化内插系数的多项表达式，本发明提出的架构相较其他完美重构方法节省了约41％的乘法器另外加法器数量也大大减少。在四通道800MSPS 12‑bit TIADC系统进行仿真验证，结果显示在0.4fs输入信号带宽内TIADC系统能获得至少72dB的SNDR。由于校准算法的全数字实现特征，极其适合运用在FPGA或DSP设备实现数据后处理。同时在高速多通道的TIADC系统中，大大减少的乘法器和加法器数量更容易在片内集成，在不同先进工艺节点之间的转换也更加灵活。
-
公开(公告)号：CN109921787B
公开(公告)日：2022-11-18
申请号：CN201910144990.9
申请日：2019-02-27
Applicant: 东南大学
Abstract: 本发明公开了一种宽牵引范围的鉴频鉴相器，包括：第一至第四触发器、第一至第四锁存器、第一异或门(X1)、第二异或门(X2)、第三异或门(X4)、第四异或门(X6)、第一反相器(X3)、第一同或门(X5)、第二同或门(X7)、第一或非门(X8)、第二或非门(X9)，其中第一至第四触发器的数据输入端分别与时钟clk0、clk45、clk90、clk135相连，且第一至第四触发器的时钟输入端均与输入数据data相连；第一或非门(X8)的输出端连至节点Fdn、第二或非门(X9)的输出端连接至节点Fup。本发明减小了PD周跳，扩大了PD的牵引范围，消除了单独的FD环路，优化了CDR系统的牵引范围、时钟抖动和数据抖动性能，避免了CDR中电路控制权在鉴频环和鉴相环之间来回切换引入的噪声和系统不稳定性。
-
公开(公告)号：CN110971235B
公开(公告)日：2022-11-15
申请号：CN201911035667.4
申请日：2019-10-29
Applicant: 东南大学
IPC: H03M1/38
Abstract: 本发明公开了一种用于修正pipelined SAR ADC中电容失配和级间增益误差的后台校准方法，通过在后台注入伪随机序列PN信号，电容失配和级间运放的增益误差被提取出来并随后被数字校准引擎修正。同时本发明还提出了一种噪声量化器技术，在第一级SAR转换时将级间运放复用为一个额外的比较器，两个比较器对同一个输入信号进行比较，比较结果用于检测余量电压是否处于比较器阈值附近，从而决定是否进行伪随机序列PN信号的注入。本发明能够在不需要额外的模拟电路和时序开销的情况下实现对pipelined SAR ADC中的电容失配和增益误差进行修正，能有效降低信号带内的谐波分量，明显改善信噪比和无杂散动态范围。
-
公开(公告)号：CN113131934B
公开(公告)日：2022-11-08
申请号：CN202110472949.1
申请日：2021-04-29
Applicant: 东南大学
IPC: H03M1/10
Abstract: 本发明公开了一种应用于16位低功耗逐次逼近型模数转换器的比较器失调电压校准方法，该方法利用了16位低功耗逐次逼近型模数转换器三段式电容DAC阵列的结构特点，三段式电容DAC阵列分为高、中、低段，其中中、低段的部分电容Cd2和Cd3在传统的转换过程一直接到固定电平上，因此，可以利用这些电容来校准比较器的失调电压。该16位低功耗逐次逼近型模数转换器采用的电容DAC阵列开关切换算法为Vcm‑based开关算法。在校准比较器失调电压的过程中，按照一定的顺序拨动电容Cd2和Cd3，直到比较器输出发生变化。该方法有效降低了比较器的失调电压，提高了16位低功耗逐次逼近型模数转换器的无杂散动态范围。
-
Patent Agency Ranking
公开(公告)号：CN111900983B
公开(公告)日：2022-11-04
申请号：CN202010572436.3
申请日：2020-06-22
Applicant: 东南大学
Abstract: 本发明公开了一种基于相关的SAR ADC电容失配误差的后台校准方法，利用检测跳过算法以及对齐切换技术将伪随机信号PN注入到余量电压中，然后在后台将数字信号与伪随机信号PN进行相关操作，电容失配误差可以被提取出来。由于注入到余量电压中的权重误差相对于总的电容很小，因此由于注入所带来的余量增量可以忽略。因此，该校准算法不需要增加额外电路检测注入的条件，同时还可以最小化冗余范围的开销。仿真结果表明，经过校正后，信噪失真比由35.9dB提高到61.1dB，无杂散动态范围由41.2dB提高到79.3dB。
-
公开(公告)号：CN111900945B
公开(公告)日：2022-11-04
申请号：CN202010572706.0
申请日：2020-06-22
Applicant: 东南大学
Abstract: 本发明公开了一种应用于电流模无源混频器的跨阻放大器，该跨阻放大器由无源电阻电容和三级跨导放大器构成，电阻的作用是提供电流‑电压转换，并提供一定的增益，电容的主要作用是滤除高频阻塞；所述三级跨导放大器电路为高增益宽带放大器，主要在其带宽和增益两项主要性能指标上进行优化，利用零点补偿方法而不是传统的米勒补偿的方法来满足其稳定性的要求。本发明作为无源电流模混频器的核心模块电路，综合了跨阻放大器和信道滤波器的功能，以最少的滤波器阶数实现了较高的带内和带外线性度，以及较高的滤波品质因数。同时，噪声性能和版图面积也最优。
-
公开(公告)号：CN109412593B
公开(公告)日：2022-06-03
申请号：CN201811036460.4
申请日：2018-09-06
Applicant: 东南大学
Abstract: 本发明公开了一种部分分裂流水线逐次逼近型ADC数字校准电路，属于基本电子电路的技术领域，尤其涉及流水线‑逐次逼近型模数转换器的后台校准方法。整体架构由两级逐次逼近型ADC构成，前级包括DAC模块、比较器模块、近似检测器和SAR逻辑模块，后级包括两个相同的分离ADC，两级之间通过余量放大器模块连接。通过采用后级分离ADC结构并将输出码作差的方式，在数字域实现了一种DAC实际位权重的校准方法。电路结构简单，显著改善由电容失配和运放有限增益导致的信噪失真比下降，提高ADC整体转换精度，优化电路性能。
-
公开(公告)号：CN109039332B
公开(公告)日：2022-04-01
申请号：CN201810613627.2
申请日：2018-06-14
Applicant: 东南大学
Abstract: 本发明公开了一种逐次逼近型模数转换器及其低功耗开关算法，通过采用分裂的电容阵列结构以及合理的控制逻辑设置，极大的降低了SAR ADC中电容阵列在开关切换过程中消耗的能量。与传统开关算法相比，本发明提出的开关算法节省了99.76％的转换能量和75％的电容面积，提高了经济效益。此外，本发明提出的开算法使得电容阵列的输出共模电压只在最低位转换时有微小变化，极大的降低了比较器设计的复杂度。
-
公开(公告)号：CN108667432B
公开(公告)日：2021-12-28
申请号：CN201810541124.9
申请日：2018-05-30
Applicant: 东南大学
Abstract: 本发明公开了一种高效率高线性度包络调制器，包括依次连接的包络整形单元、偏置跟踪单元、线性放大级、电流感应单元、迟滞比较器、开关驱动单元和开关放大级。包络整形单元对输入包络进行直流移位和削峰处理后输入到线性放大级和偏置跟踪单元。偏置跟踪单元将线性放大级的AB类输出NMOS晶体管的栅极电压反馈给包络整形单元后输出正的移位电压。线性放大级的电阻反馈网络对包络信号线性放大整形，并补偿开关放大级的纹波电流。电流感应单元检测线性放大级的输出电流，并在传感电阻上产生压降。开关驱动单元加强迟滞比较器输出信号以驱动后级开关放大级工作。本发明包络调制器的线性度高，功耗低。
-
-
-
-
-
-
-
-
-
Search Results
504
records
(took 0.037 seconds)
