公开(公告)号：CN114171876A

公开(公告)日：2022-03-11

申请号：CN202111363254.6

申请日：2021-11-17

Applicant: 西安电子科技大学重庆集成电路创新研究院

Inventor： 刘晓贤 ,  范晨晖 ,  朱樟明 ,  刘诺 ,  张涛 ,  刘阳 ,  卢启军

IPC: H01P5/16

Abstract: 本发明涉及一种Ka波段宽阻带滤波功分器，包括依次层叠的第一金属层、介质层和第二金属层，第一金属层的侧壁上设置有输入耦合线、第一输出耦合线和第二输出耦合线，第一金属层的中间开设有S型凹槽；介质层中贯穿有多个导体柱，多个导体柱与第一金属层、第二金属层形成第一谐振腔、第二谐振腔、第三谐振腔、第四谐振腔和第五谐振腔。该滤波功分器的输入耦合线和输出耦合线深入到谐振腔的内部，采用输入输出深馈线的结构实现电耦合，与第二谐振腔、第三谐振腔之间利用S型凹槽结构实现的电耦合，共同构成了滤波器合理的耦合矩阵，并利用各个寄生电磁模式的分布特点实现了对高次模腔间耦合的有效抑制，实现了优秀的滤波功分器带外抑制特性。

公开(公告)号：CN114141472A

公开(公告)日：2022-03-04

申请号：CN202110066140.9

申请日：2021-01-19

Applicant: 西安电子科技大学

Inventor： 杨力宏 ,  朱樟明 ,  单光宝 ,  李国良 ,  卢启军 ,  杨银堂

IPC: H01F27/02 ,  H01F27/29 ,  H01F27/30 ,  H01F27/36

Abstract: 本申请涉及基于穿透通孔的高集成度高屏蔽的变压器结构，具体而言，涉及变压器结构领域。本申请提供的基于穿透通孔的高集成度高屏蔽的变压器包括：基板、导电层、第一线圈和第二线圈；本申请的变压器结构的第一接地部、第一线圈、第二接地部和第二线圈之间电连接，并且与基板和多个导电单元形成了一种新的变压器结构，由于多个导电单元周期设置，使得通过多个导电单元绕成的第一线圈和第二线圈的难度降低，避免了耦合因子降低，从而造成变压器性能降低的问题，并且由于本申请的变压器结构依靠基板的支撑，工艺采用常规三维集成工艺，易于实现，且成本低，同时避免了变压器结构变形的影响，提高了可靠度。

公开(公告)号：CN114070261A

公开(公告)日：2022-02-18

申请号：CN202111236042.1

申请日：2021-10-22

Applicant: 西安电子科技大学

Inventor： 卢启军 ,  徐少杰 ,  张涛 ,  刘晓贤 ,  尹湘坤 ,  朱樟明

IPC: H03H11/24

Abstract: 本发明公开了一种W波段的高精度低插损低附加相移的数控衰减器，包括：依次串联的电感L1、0.5dB衰减单元、1dB衰减单元、电感L2、4dB衰减单元、8dB衰减单元、2dB衰减单元、电感L3、16dB衰减单元和电感L4；电感L4的输出端并联有接地电容C0；0.5dB、1dB和2dB衰减单元采用简化的T型衰减单元；4dB衰减单元采用普通的π型衰减单元；8dB和16dB衰减单元采用具有相移补偿作用的π型衰减单元；各衰减单元中的开关采用双极型晶体管；每个衰减单元分配有一个用于切换衰减态和参考态的控制信号；4dB、8dB和16dB衰减单元内分别添加有反相器以产生与各自控制信号电平相反的反向控制信号。

公开(公告)号：CN114018298A

公开(公告)日：2022-02-08

申请号：CN202111234468.3

申请日：2021-10-22

Applicant: 西安电子科技大学

Inventor： 朱樟明 ,  商鹏鹏 ,  钟龙杰 ,  刘术彬 ,  梁宇华 ,  沈易

IPC: G01D5/24

Abstract: 本发明提供一种用于MEMS电容型传感器的电容‑电压变换电路，包括：电压激励源、共模电荷控制器和电荷电压转换模块；其中，电荷电压转换模块包括：第一级差分放大器、第二级差分放大器、增益误差矫正器、有源噪声抵消器和电荷反馈单元，由于在第一级差分放大器放大预设电容传感器寄生电容的置位噪声信号后，与第一级差分放大器连接的有源噪声抵消器能够对置位噪声信号进行吸收、并且分别与有源噪声抵消器和第二级差分放大器连接的增益误差矫正器可以对第一级差分放大器及第二级差分放大器产生的增益误差加以矫正，因此在降低噪声的同时提高了增益精度，从而显著提升能效。

公开(公告)号：CN113964110A

公开(公告)日：2022-01-21

申请号：CN202111124211.2

申请日：2021-09-24

Applicant: 西安电子科技大学

Inventor： 董刚 ,  刘法贤 ,  李屾 ,  朱樟明 ,  杨银堂

IPC: H01L23/58 ,  H01L23/522 ,  H01L23/498

Abstract: 本发明公开了一种基于嵌入式Z线的嵌入式晶圆级球珊阵列封装天线结构，包括：模具物、芯片、第一RDL层、第二RDL层、天线、EZL垂直互连线以及锡球引脚；其中，第一RDL层和第二RDL层分别设置于模具物的底部和顶部且与模具物紧贴；芯片以其I/O引脚朝向第一RDL层的方式封装于模具物内部，且该I/O引脚位于模具物和第一RDL层的交界面处，并通过第一RDL层中的互连线延伸至整个第一RDL层；天线集成于第二RDL层中，并通过EZL垂直互连线与芯片连接；锡球引脚位于第一RDL层下方，并与第一RDL层中的互连线连接，以作为整个封装天线的引脚。本发明提供的封装天线结构可以缩小封装天线整体尺寸，提高集成度，且能够提高封装天线的射频性能。

公开(公告)号：CN113852373A

公开(公告)日：2021-12-28

申请号：CN202110939574.5

申请日：2021-08-16

Applicant: 西安电子科技大学

Inventor： 李娅妮 ,  苏成龙 ,  刘马良 ,  张诗鑫 ,  朱樟明 ,  杨银堂

IPC: H03M1/10 ,  H03M1/46

Abstract: 本发明提供一种流水线多米诺结构逐次逼近型模数转换器，包括：n+1级子ADC、多个余差放大器和预设调整模块；第1级子ADC的输入端与信号输入端连接，用于在采样后获得输入信号；子ADC的输出端包括第一输出端，第一输出端与预设调整模块连接，用于将各个子ADC产生的5位量化码输入至预设调整模块，以使预设调整模块对量化码进行拼接及冗余位校正，获得模数转换结果；第1～n级子ADC还包括第二输出端，用于将子ADC产生的余差信号经余差放大器放大后的信号作为输入信号，并输入至下一级子ADC。本发明提高了SAR ADC的转换速度和精度，能够在比较器的工作过程中实时校正失调电压，防止因失调累加而影响子ADC的性能。

公开(公告)号：CN113687332A

公开(公告)日：2021-11-23

申请号：CN202110775959.2

申请日：2021-07-08

Applicant: 西安电子科技大学

Inventor： 刘马良 ,  孙文博 ,  郭若昱 ,  王玉鑫 ,  朱樟明

IPC: G01S7/4861

Abstract: 本发明公开了一种激光雷达中基于电容阵列电压合成技术的模拟前端电路，包括合成模块、多个感光元件和多个淬灭电路；其中，感光元件包括阴极，淬灭电路包括输入端和输出端，感光元件的阴极与淬灭电路的输入端电连接；电压合成模块包括多条支路和第一节点，各支路包括反相器及电容，反相器包括输入端和输出端，电容包括第一端和第二端，淬灭电路的输出端与反相器的输入端电连接，电容的第一端和第二端分别与反相器的输出端及第一节点电连接。由于流经反相器的电流极小，甚至可忽略不计，因此合成模块的功耗显著降低，并且当多个感光元件同时接收到光信号时，产生脉冲的相位并不相同，因而降低了产生误差的风险，有利于提高电压合成的精度。

公开(公告)号：CN113612480A

公开(公告)日：2021-11-05

申请号：CN202110700879.0

申请日：2021-06-23

Applicant: 西安电子科技大学

Inventor： 丁瑞雪 ,  李琳 ,  刘术彬 ,  党力 ,  梁鸿志 ,  朱樟明

IPC: H03M1/38

Abstract: 本发明公开了一种基于分段式差分电容阵列的逐次逼近型模数转换器，包括：采样开关；分段式差分电容阵列，电连接采样开关；比较器，电连接分段式型差分电容阵列；逐次逼近控制逻辑，电连接分段式型差分电容阵列及比较器；其中，分段式差分电容阵列包括对称设置的第一电容阵列和第二电容阵列，第一电容阵列的上极板连接比较器的正向输入端，第二电容阵列的上极板连接比较器的反向输入端，第一电容阵列和第二电容阵列的下极板通过控制开关选择性电连接至参考电压端；其中，第一电容阵列和第二电容阵列均包括两段通过单位桥接电容连接的子电容阵列。本发明提供的逐次逼近型模数转换器，节约了电容面积，降低了功耗，提升了量化速度。

公开(公告)号：CN113552792A

公开(公告)日：2021-10-26

申请号：CN202110639532.X

申请日：2021-06-08

Applicant: 西安电子科技大学

Inventor： 朱樟明 ,  梁鸿志 ,  刘术彬 ,  丁瑞雪

IPC: G04F10/00

Abstract: 本发明提供的一种于传输线相位对冲量化的超高速时间编码器及编码方法，通过设计延迟基准传输线作为延迟基准，将一对固定时钟信号的频率设置为采样保持频率的两倍。将TCD输出时间差ΔT通过放电通路控制在0～π/f_tline范围内，从而当时间差ΔT小于传输线上相邻输出口TAP之间的行波传输时间，则相位差检测输出则为全0数字码，而当时间差ΔT等于π/f_tline，则两次相位差检测电路输入相差180°，故输出为全1数字码。利用采样时钟和基准时钟传输方向相反，再用对应的端口进行编码从而降低功耗，避免时钟间的不匹配造成的有效位数降低，从而实现以传输线相位对冲量化的TDC量化编码方式。

公开(公告)号：CN113471654A

公开(公告)日：2021-10-01

申请号：CN202110561047.5

申请日：2021-05-21

Applicant: 西安电子科技大学

Inventor： 刘晓贤 ,  朱樟明 ,  刘诺 ,  刘阳 ,  卢启军 ,  尹湘坤 ,  杨银堂

IPC: H01P1/208

Abstract: 本发明涉及一种玻璃基宽阻带微波双工器，包括：依次层叠的第一金属层(1)、第一介质层(2)、第二金属层(3)、键合层(7)、第三金属层(4)、第二介质层(5)和第四金属层(6)。本发明的双工器在第二阶谐振腔和第三谐振腔之间R2‑R3、第四谐振腔和第五阶谐振腔R4‑R5之间设置有多个辐射窗口，引入了混合耦合方式，即同时包含电耦合和磁耦合，进而同步增强了电场耦合与磁场耦合，在低通带附近引入传输零点，提高了低通带的频率选择特性，同时提高了通带的带宽，降低了回波损耗。