-
公开(公告)号：CN112750911B
公开(公告)日：2022-06-17
申请号：CN202110147388.8
申请日：2021-02-03
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
IPC: H01L29/78 , H01L29/40 , H01L29/423 , H01L21/336
Abstract: 本发明公开了一种三向电场可控的LDMOS，包括半导体衬底、埋层、有源区，所述有源区包括半导体漏区、条形半导体漂移区和半导体阱区，所述半导体漏区位于条形半导体漂移区一侧台阶处的上方，所述半导体阱区位于条形半导体漂移区的另一侧；三向控制电极，位于条形半导体漂移区的两侧及表面，所述三向控制电极与条形半导体漂移区之间为介质层；三栅电极，位于沟道区的两侧及顶部，形成三栅结构。本发明还公开了一种三向电场可控的LDMOS制备方法。本发明设置三向控制电极，能够获得较高的击穿电压，有效降低LDMOS的导通电阻；设置三栅电极，提供了良好的沟道控制能力，降低器件关闭时的漏电流，并抑制短沟道效应，大大降低阈值电压的迟滞。
-
公开(公告)号：CN114284354A
公开(公告)日：2022-04-05
申请号：CN202111485216.8
申请日：2021-12-07
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
IPC: H01L29/423 , H01L29/78 , H01L21/336 , H01L21/28
Abstract: 本申请涉及一种阶梯负电容层鳍式场效应晶体管及其制备方法。该晶体管包括：半导体衬底，覆盖于半导体衬底上表面的埋氧层，位于埋氧层上方的鳍式有源区，鳍式有源区从埋氧层表面的第一方向上鳍式凸起，鳍式有源区的长度与半导体衬底的长度相同，鳍式有源区的宽度小于半导体衬底宽度，鳍式有源区包括源区、沟道区和漏区，鳍式有源区的源区和漏区之间的沟道区的上表面和第一方向上的左右两个侧表面覆盖了栅氧化层，栅氧化层上覆盖三向负电容层，三向负电容层的厚度顺着第一方向阶梯性增厚或变薄，三向负电容层上覆盖了金属层。提高的饱和区电流以及降低的亚阈值摆幅，从而降低晶体管的功耗并提升晶体管性能。
-
公开(公告)号：CN110120423B
公开(公告)日：2022-03-22
申请号：CN201910366995.6
申请日：2019-05-05
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
IPC: H01L29/78 , H01L29/06 , H01L29/423 , H01L21/336
Abstract: 本发明提出了一种LDMOS器件，包括半导体衬底、埋层、外延层、源极金属、漏极金属和场氧化层，所述外延层上设置有PN变掺杂降场层、P型半导体体区和N型半导体漏区，所述PN变掺杂降场层的左半部分为P型变掺杂区，右半部分为N型变掺杂区，所述P型变掺杂区中的P型杂质浓度从左到右逐渐减小到0 cm‑3，所述N型变掺杂区中的N型杂质浓度从右至左逐渐减小到0 cm‑3。通过在外延层内制备PN变掺杂降场层，在漂移区中部产生一个均匀的电场分布，同时消除了主结处的高的电场峰值，优化了漂移区的表面电场分布，从而能够提高器件的反向击穿电压；此外，PN变掺杂降场层能够提高常规器件的漂移区浓度，有效的提高了器件的电流能力并降低器件的导通电阻。
-
公开(公告)号：CN114124100A
公开(公告)日：2022-03-01
申请号：CN202111457615.3
申请日：2021-12-01
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
IPC: H03M3/00
Abstract: 本发明提供了一种具有背景失配校准的噪声整形SAR ADC，属于集成电路技术领域。本发明所采用的SAR ADC架构类似于通用SAR ADC，结构包括采样和保持(S/H)模块、二进制加权电容式DAC(CDAC)、SAR逻辑块、比较器和数字加法器；所呈现的拓扑与通用SAR ADC的不同之处在于，它嵌入了两个附加模块：噪声整形和DAC校准模块。偶尔激活的校准模块能够通过使用一组子DAC的机制执行DAC失配校准；在典型的SAR转换中通常被丢弃的残差信息Vresidue则被NS块重新使用，从而可以改变带内比较器噪声和量化噪声。本发明将NS‑SAR与新的背景校准相结合，同时结合了ΣΔ和SAR架构的优点，实现了高精度低功耗架构，并且克服了比较器噪声和DAC失配误差对电路的限制。
-
公开(公告)号：CN113871489B
公开(公告)日：2022-02-22
申请号：CN202111458096.2
申请日：2021-12-02
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
IPC: H01L29/861 , H01L29/06 , H01L21/329
Abstract: 本发明公开了一种全环绕多通道漂移区横向功率器件及其制造方法，包括从下至上依次叠设的半导体衬底、埋层和有源区；有源区包括半导体漂移区、P型半导体区和N型半导体区；半导体漂移区包括介质层和内置在介质层中的若干个半导体通道。本发明通过在半导体通道四周填充高介电常数介质材料，形成全环绕多通道漂移区结构。全环绕介质从四个方向对漂移区中的半导体通道进行调制，使漂移区电势分布更加均匀、有效提升漂移区横向电场、器件纵向电场和器件击穿电压；多通道结构进一步增加高介电常数介质的调制面积，同时高介电常数介质有助于提高漂移区掺杂浓度，降低导通电阻；本发明不仅适用于硅基功率器件，也适用于宽禁带半导体功率器件。
-
Patent Agency Ranking
公开(公告)号：CN113922780A
公开(公告)日：2022-01-11
申请号：CN202111216229.5
申请日：2021-10-19
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
Abstract: 本发明公开了一种可应用于Doherty PA(功率放大器)的功分器，所述功分器包括一个高通滤波电容C1、两路的高通L型网络C2与L2、低通L型网络L1与L3以及HBT(异质结双极型晶体管)的等效的输入寄生结电容Cjc、Cjp构成。与传统的威尔金森功分器相比，本申请的功分器在采用双L型匹配网络结构后，由于放大器输入寄生结电容的存在，因此相较于传统功分器，减少了所需元件的数目以及面积，提高了电路的集成度。并且结合应用在Doherty功放上，既能使功放的输入阻抗匹配、输入驻波减小，也能最终让两路的放大器实现相同的功率输出，起到了一物两用的作用。
-
公开(公告)号：CN113810056A
公开(公告)日：2021-12-17
申请号：CN202111151692.6
申请日：2021-09-29
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
IPC: H03M3/00
Abstract: 一种基于双回路多有源谐振器的宽带高精度模数转换器，采用Sigma‑Delta结构，包括多个反馈谐振腔单元、DAC单元、采保单元以及量化器单元；模拟信号输入所述两个个反馈谐振腔单元的模拟输入端，所述第二个反馈谐振腔单元的输出端与采保电路相连接，信号经处理后再输入量化器单元，最终以数字信号的形式输出。与传统的Sigma‑Delta模数转换器相比，本发明的模数转换器通过采用多个谐振腔的方法，用简单单级和三级反相器实现有源回馈网络，降低了噪声，减小了失调，并可以有效提高带宽，提供高的精度。
-
公开(公告)号：CN113782591A
公开(公告)日：2021-12-10
申请号：CN202111060863.4
申请日：2021-09-10
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
Abstract: 本发明公开了一种介质增强横向超结功率器件，属于半导体功率器件技术领域。本发明包括衬底和位于衬底上方的有源层，有源层包括漂移区，漂移区内设有介质区。本发明通过在漂移区内部引入介质区，通过合理的设置介质区的位置、宽度变化及长度，能够有效地缓解横向超结功率器件中P型半导体柱和N型半导体柱相互耗尽导致的电荷非平衡现象。同时利用介质区对漂移区的调制作用，优化器件的电场分布而提高器件的击穿电压，并优化漂移区浓度而降低器件的导通电阻。
-
公开(公告)号：CN113505564A
公开(公告)日：2021-10-15
申请号：CN202110731873.X
申请日：2021-06-30
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
IPC: G06F30/398 , G06N3/04 , G06N3/08 , H01L29/78 , H01L29/06
Abstract: 本发明公开了一种基于深度神经网络的RESURF横向功率器件最优漂移区浓度设计方法，包括：S1：设定器件结构参数范围，获取不同结构参数下最优漂移区浓度的数据集，并对数据集进行预处理；S2：构建和训练由器件结构参数预测器件最优漂移区浓度的深度神经网络模型；S3：将器件结构参数输入预先训练好的深度神经网络模型，获得器件最优漂移区浓度。本发明能够实现对RESURF横向功率器件最优漂移区浓度的预测，其预测误差为5％左右，精准度较高，与传统方法比，快捷高效。
-
公开(公告)号：CN110895635A
公开(公告)日：2020-03-20
申请号：CN201910717061.2
申请日：2019-08-05
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
IPC: G06F30/20
Abstract: 一种高精度的基于热阻网络的叠层芯片结温预测模型，首先确定芯片内部各个组件的尺寸及其热导率，并将这些参数代入相应的热阻计算公式中并计算出每个组件的热阻值；其次将热阻值代入热阻网络中，可以得到叠层芯片在不同工况下的结温预测模型，最后将结温预测值与仿真值作比较，得到两者之间的相对误差，以验证结温预测模型的准确性。本发明针对原先大多数叠层芯片结温预测模型效率较低、成本较高等不足，创新性地构建了叠层芯片的热阻网络模型，在所述模型中重点考虑了粘接胶的接触热阻以及各个芯片之间的热量耦合效应，提高了预测精度和热设计的效率，此外还降低了设计的成本。
-
-
-
-
-
-
-
-
-
Search Results
397
records
(took 0.038 seconds)
