公开(公告)号：CN102360564A

公开(公告)日：2012-02-22

申请号：CN201110285756.1

申请日：2011-09-23

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 陈静 ,  余涛 ,  罗杰馨 ,  伍青青 ,  柴展

IPC: G11C11/40

Abstract: 本发明提供一种双晶体管储存器，包括I-MOS管与MOSFET管，所述I-MOS管的栅极连接有字线，所述I-MOS管的漏极连接有第一位线，所述MOSFET管的栅极连接所述I-MOS管的源极，所述MOSFET管的漏极连接有第二位线，所述MOSFET管的源极接地。本发明中由I-MOS管与MOSFET管组成的双晶体管储存器不但具有非常快的开关速度，而且能有效避免“0”状态时GIDL电流的影响，从而提高“0”态保持时间。

公开(公告)号：CN101931008A

公开(公告)日：2010-12-29

申请号：CN201010225638.7

申请日：2010-07-13

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 陈静 ,  伍青青 ,  罗杰馨 ,  肖德元 ,  王曦

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/42384 ,  H01L21/266 ,  H01L29/66575 ,  H01L29/7833 ,  H01L29/78612

Abstract: 本发明公开了一种具有体接触结构的PD SOI器件，该器件的有源区包括：栅区、体区、N型源区、N型漏区、体接触区以及硅化物；所述N型源区和N型漏区相对的分别位于所述体区前部的两侧，所述体接触区位于所述体区后部一侧与所述N型源区并排，所述硅化物位于所述体接触区及所述N型源区之上并同时与它们相接触，所述栅区为倒L型，位于所述体区之上，由所述体区的后部向外引出。该器件的体接触制作在源区与栅极引出的交界处，在有效抑制浮体效应的同时，还具有不会增加芯片面积，消除了传统体接触结构增加芯片面积的缺点，并具有制造工艺简单与常规CMOS工艺相兼容等优点。

公开(公告)号：CN101916776A

公开(公告)日：2010-12-15

申请号：CN201010225623.0

申请日：2010-07-13

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 陈静 ,  罗杰馨 ,  伍青青 ,  肖德元 ,  王曦

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/78612

Abstract: 本发明公开了一种具有BTS结构的SOIMOS器件及其制作方法。该SOIMOS器件的源区包括：两个重掺杂N型区、位于两个重掺杂N型区之间的重掺杂P型区、位于两个重掺杂N型区和重掺杂P型区之上的硅化物、以及与该硅化物相连的浅N型区；该重掺杂P型区与其上的硅化物形成欧姆接触，释放SOIMOS器件在体区积累的空穴，从而有效抑制SOIMOS器件的浮体效应，不增加芯片面积，并消除了传统BTS结构降低有效沟道宽度的缺点。制作时先通过离子注入的方法形成重掺杂P型区，再在源区表面形成金属，通过热处理使金属与其下的Si反应生成硅化物。该制造工艺简单与常规CMOS工艺相兼容。

公开(公告)号：CN101872737A

公开(公告)日：2010-10-27

申请号：CN201010102139.9

申请日：2010-01-28

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 陈静 ,  罗杰馨 ,  伍青青 ,  肖德元 ,  王曦

IPC: H01L21/74 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L29/78612 ,  H01L21/266 ,  H01L29/1087 ,  H01L29/66772 ,  H01L29/78624

Abstract: 本发明公开了一种抑制SOI浮体效应的MOS结构，其包括：衬底、位于衬底之上的埋层绝缘层、位于埋层绝缘层之上的有源区；所述有源区包括体区、分别位于体区两端的第一导电类型源区和第一导电类型漏区；在体区之上设有栅区，其中，所述有源区还包括位于第一导电类型源区与埋层绝缘层之间的重掺杂第二导电类型区。制作本结构时，可通过掩膜版向第一导电类型源区的位置进行离子注入，使第一导电类型源区下部、埋层绝缘层之上的区域形成重掺杂第二导电类型区。本发明在有效抑制浮体效应的同时，具有不会增加芯片面积，制造工艺与常规CMOS工艺相兼容等优点。

公开(公告)号：CN101794712A

公开(公告)日：2010-08-04

申请号：CN201010102138.4

申请日：2010-01-28

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 肖德元 ,  罗杰馨 ,  陈静 ,  伍青青 ,  王曦

IPC: H01L21/336 ,  H01L21/74

CPC classification number: H01L21/26586 ,  H01L29/66545 ,  H01L29/78615

Abstract: 本发明公开了一种大角度离子注入抑制SOI MOS器件浮体效应的方法，其特征在于：对具有埋层绝缘层的NMOS结构以倾斜的方式进行离子注入，使所述NMOS结构的源区下部，所述埋层绝缘层之上的区域形成重掺杂的P型区，进行所述离子注入时以垂直于所述NMOS结构表面的竖直面为基准，倾斜角度在大于15度小于等于45度的范围内。本发明通过大角度离子注入的方法，在源区下方制备重掺杂的P型区，源区下方的重掺杂P区与重掺杂的N型源区形成隧道结，从而有效抑制浮体效应，同时还具有不会增加芯片面积，制造工艺简单，与常规CMOS工艺相兼容等优点。