串行总线通信的时钟信号发生器电路

    公开(公告)号:CN100435064C

    公开(公告)日:2008-11-19

    申请号:CN200510059535.7

    申请日:2005-03-29

    发明人: 成赫晙 金灿容

    IPC分类号: G06F1/04

    摘要: 提供一种用于通过通用串行总线(USB)与主计算机通信的灵巧卡。灵巧卡包括:内部时钟发生器,用于生成一个内部时钟信号;周期检测器,用于检测内部时钟信号的周期并且用于根据检测到的周期生成一个控制码;和发射时钟发生器,用于根据控制码生成一个不同于内部时钟信号的传输时钟信号。灵巧卡与传输时钟信号同步地转送数据。

    信号产生装置及其相关方法

    公开(公告)号:CN101272366A

    公开(公告)日:2008-09-24

    申请号:CN200710197080.4

    申请日:2007-12-06

    IPC分类号: H04L27/00 H04L27/20 H03L7/18

    摘要: 本发明涉及一种依据输入信号产生合成信号的信号产生装置及其相关方法。信号产生装置包含有用来产生合成信号的锁相环装置、用来检测参考信号以产生校正信号的检测装置、用来对输入信号进行滤波并依据校正信号来校准输入信号以产生滤波后输入信号的滤波装置以及用来在正常操作模式中调制滤波后输入信号并在校正模式中依据第一参数设定或第二参数设定来设定除频因子的调制装置。实施本发明提供的具有闭环路调制补偿机制并以锁相环作基础的传输机,能够校正非整数三角积分调制锁相环传输机的回路频宽,进一步满足实作上的需求。

    频率合成器
    94.
    发明公开

    公开(公告)号:CN101013893A

    公开(公告)日:2007-08-08

    申请号:CN200610166730.4

    申请日:2006-12-05

    发明人: 林嘉亮 周格至

    IPC分类号: H03L7/08 H03L7/081 H03L7/18

    摘要: 一种电路,应用于锁相环路及频率合成。该电路中的一除法器混洗于一除以N的压控振荡器输出及一除以(N+1)的压控振荡器输出之间,且N为一整数。该电路的一相位频率检测器用以提供三个逻辑信号至一电荷泵而使得一电流能被供应至一环路滤波器。上述电路特性表现似如一已知锁相环路另具有一假想除法电路。因此,本发明具有用一非整数值除以该压控振荡器输出的能力。

    通用串行总线装置
    96.
    发明公开

    公开(公告)号:CN1955949A

    公开(公告)日:2007-05-02

    申请号:CN200510114106.5

    申请日:2005-10-24

    IPC分类号: G06F13/38

    CPC分类号: H03L7/1976 H04L7/041

    摘要: 一种通用串行总线(USB)装置,其包含有信号检测单元,用来检测自串行总线主机(USB Host)所传送的封包信号,并根据该检测结果产生通知信号;误差检测单元,耦接至该信号检测单元,用来根据该通知信号以产生控制信号;以及频率产生单元,耦接至该误差检测单元,用来根据该控制信号以产生输出时钟信号。

    包括分频器的装置
    97.
    发明公开

    公开(公告)号:CN1930781A

    公开(公告)日:2007-03-14

    申请号:CN200580007778.4

    申请日:2005-03-02

    IPC分类号: H03L7/197 H03K23/66

    摘要: 包括部分(21到27)的分频器(2)具有基本的第一类型部分(21、23、24),其用于根据调节信号(p,,)且根据来自于后面部分的控制信号(c,,)、通过可调数值对频率信号(f,,)分频,并且具有包括附加电路55、56、64、66、67的第二类型高级部分(22)。该附加电路55、56、64、66、67允许对有限数量的前面部分进行任何调制,而不影响后面部分。结果,例如可以使用具有有效和无效模式的可编程部分(26、27)扩大分频器(2),而不需要适应任何调制。另外,电路55、56、64、66、67接收调制信号(m0、m1)和附加控制信号(c3)。这种分频器(2)是低成本、可靠、稳定且易于实现的。

    调制增益校准的方法及其系统

    公开(公告)号:CN1833356A

    公开(公告)日:2006-09-13

    申请号:CN03820346.4

    申请日:2003-08-01

    发明人: E·巴尔博尼

    IPC分类号: H03C3/09

    摘要: 宽带阻抗衰减器包括锁相环路滤波器,在发送期间连接到锁相环路滤波器的压控振荡器,以及连接到锁相环路滤波器和压控振荡器的阻抗电路。阻抗电路是锁相环路滤波器的放大版。而且,通过使用具有阻抗N*Z(s)的阻抗电路和具有阻抗Z(s)的锁相环路滤波器,宽带阻抗衰减器将高斯频率切换键控调制信号衰减了因子1/(N+1)。使用电压控制振荡器产生输出频率,其中输出频率相应于衰减的高斯频率切换键控调制信号。此外,比较器将从可编程增益放大器输出的电压与在压控振荡器中产生预先确定的频率切换所需电压相比较以产生增益信号。响应于比较器产生的增益信号,增益控制器控制可编程增益放大器的增益。

    具有较小抖动的改进的分频器和基于该分频器的设备

    公开(公告)号:CN1269311C

    公开(公告)日:2006-08-09

    申请号:CN02801715.3

    申请日:2002-05-17

    发明人: Z·王

    IPC分类号: H03K23/66

    CPC分类号: H03L7/1976 H03K23/667

    摘要: 用于产生一种频率低于输入信号(CK1)的频率的输出信号(fdiv)的设备(70)。设备(70)包括:分频单元链(71-76),其中每个分频单元(71-76)具有预定的分频比以及包括用于接收输入时钟(CKin)的时钟输入端(CKi);分频的时钟输出端(CKi+1),用于提供输出时钟(CKout)到以后的分频单元;模式控制输入端(MDi),用于接收来自以后的分频单元的模式控制输入信号(MDin);和模式控制输出端,用于提供模式控制输出信号(MDout)到以前的分频单元。设备还包括锁存器(77),用于改变分频比,以及具有两个锁存器(51,52)的D触发器(50)电路。第一锁存器(51)由第一信号(CK3)进行时钟同步,以及第二锁存器(52)由第二信号(CK3)进行时钟同步,由此第一信号(CK3)的频率低于第二信号(CK1)的频率。