-
公开(公告)号：CN101419542B
公开(公告)日：2011-09-21
申请号：CN200810092327.0
申请日：2008-04-22
Applicant: 奇景光电股份有限公司
IPC: G06F9/302
CPC classification number: G06F9/30105 , G06F9/3001 , G06F9/30116 , G06F9/3012 , G06F9/3863
Abstract: 本发明提供了一种数据处理装置，包括：寄存器组(Register Bank)、影子寄存器(Shadow Register)及操作单元。寄存器组包括多个寄存器，分别用以存储多个操作数(Operand)。寄存器中包括第一寄存器、第二寄存器和第三寄存器，操作数中包括第一操作数、第二操作数和第三操作数。其中，这些寄存器为n位寄存器，n为自然数，并且其中第一操作数被存储在第一寄存器中，第二操作数被存储在第二寄存器中，以及第三操作数被存储在第三寄存器中。影子寄存器用以响应于第一控制信号来存储第一操作数作为第一备份操作数。操作单元用以响应于算术操作指令来以第三操作数乘以第二操作数并且将乘得的结果加到第一操作数上，以得到运算数据，并在备份第一操作数之后，存储运算数据至第一寄存器中。
-
公开(公告)号：CN101324840B
公开(公告)日：2011-09-21
申请号：CN200810125989.3
申请日：2008-06-16
Applicant: 国际商业机器公司
IPC: G06F9/38
CPC classification number: G06F9/3851 , G06F9/30032 , G06F9/30101 , G06F9/30105 , G06F9/3012 , G06F9/3802 , G06F9/3885
Abstract: 提供了一种用于增强处理单元中的独立加载的执行的方法、系统和计算机程序产品。处理单元检测是否已经遇到与加载指令相关联的长延迟丢失。响应于遇到长延迟丢失，处理单元中进入负载前瞻模式。响应于进入负载前瞻模式，处理单元用相关联的矢量从第一缓冲器分派来自第一组指令的每个指令。处理单元确定来自第一缓冲器的第一组指令是否已经完成执行。响应于来自第一缓冲器的第一组指令的完成执行，处理单元将来自第一矢量阵列的一组矢量复制到第二矢量阵列。然后处理单元用来自第二矢量阵列的相关联的矢量从第二缓冲器分派第二组指令。
-
公开(公告)号：CN101819518A
公开(公告)日：2010-09-01
申请号：CN200910008371.3
申请日：2009-02-26
Applicant: 国际商业机器公司
IPC: G06F9/38
CPC classification number: G06F9/30105 , G06F9/30116 , G06F9/3834 , G06F9/384 , G06F9/3842 , G06F9/3863 , G06F9/528
Abstract: 本发明提供了一种在事务内存中快速保存上下文的方法和装置，事务内存包括多个体系结构寄存器和数量多于体系结构寄存器的物理寄存器，该方法包括：建立映射表，其包括与体系结构寄存器一一对应的多个表项，每个表项包含映射到多个体系结构寄存器的多个第一物理寄存器的索引和影子比特；当在事务处理中检测到体系结构寄存器的更新、且影子比特为无效值时，将影子比特设为有效值，并利用第一物理寄存器的索引为体系结构寄存器设置影子寄存器；和向影子寄存器映射一第二物理寄存器，以保存更新处理产生的修改值，并由体系结构寄存器对应的第一物理寄存器保存更新处理前的原值。本发明的方法减少了上下文保存/恢复的开销，提高了程序的简易性。
-
公开(公告)号：CN100492280C
公开(公告)日：2009-05-27
申请号：CN200510121700.7
申请日：2005-12-28
Applicant: 英特尔公司
CPC classification number: G06F9/3885 , G06F9/30036 , G06F9/30098 , G06F9/30105 , G06F9/30109 , G06F9/3012 , G06F9/345 , G06F9/3455
Abstract: 根据一些实施方式，可以为操作数描述寄存器文件中的动态区域。所描述的区域例如可以存储多个数据元素，每个数据元素与执行引擎的执行通道有关。然后根据所描述的区域而将信息存储到寄存器文件中和/或从寄存器文件中取出。
-
公开(公告)号：CN100492278C
公开(公告)日：2009-05-27
申请号：CN200480018443.8
申请日：2004-06-24
Applicant: 英特尔公司
CPC classification number: G06F9/30032 , G06F7/76 , G06F9/30014 , G06F9/30018 , G06F9/30025 , G06F9/30036 , G06F9/30098 , G06F9/30105 , G06F9/30109 , G06F9/3012 , G06F9/3013 , G06F9/30145 , G06F9/3802 , G06F9/3885 , G06F9/3887
Abstract: 用于混洗数据的方法、装置和程序。一个实施例的方法包括接收具有一组L个数据元素的第一操作数和具有一组L个控制元素的第二操作数。对于每个控制元素，如果其排空到零字段未设置，则来自由个别控制元素指定的第一操作数数据元素的数据被混洗到相关联的结果数据元素位置，而如果其排空到零字段未设置，则将零置入相关联的结果数据元素位置。
-
Patent Agency Ranking
公开(公告)号：CN101419542A
公开(公告)日：2009-04-29
申请号：CN200810092327.0
申请日：2008-04-22
Applicant: 奇景光电股份有限公司
IPC: G06F9/302
CPC classification number: G06F9/30105 , G06F9/3001 , G06F9/30116 , G06F9/3012 , G06F9/3863
Abstract: 本发明提供了一种数据处理装置。该数据处理装置包括：寄存器组(Register BanK)、影子寄存器(Shadow Register)及操作单元。寄存器组包括多个寄存器，用以分别存储多个操作数(Operand)。寄存器中包括第一寄存器，操作数中包括第一操作数。其中，这些寄存器为n位寄存器，n为自然数。影子寄存器用以响应于第一控制信号来对第一操作数进行备份，以得到并存储第一备份操作数。其中，第一操作数被存储在第一寄存器中。操作单元用以响应于算术操作指令来对操作数执行至少一算术操作以得到运算数据，并存储运算数据至第一寄存器中。
-
公开(公告)号：CN101324840A
公开(公告)日：2008-12-17
申请号：CN200810125989.3
申请日：2008-06-16
Applicant: 国际商业机器公司
IPC: G06F9/38
CPC classification number: G06F9/3851 , G06F9/30032 , G06F9/30101 , G06F9/30105 , G06F9/3012 , G06F9/3802 , G06F9/3885
Abstract: 提供了一种用于增强处理单元中的独立加载的执行的方法、系统和计算机程序产品。处理单元检测是否已经遇到与加载指令相关联的长延迟丢失。响应于遇到长延迟丢失，处理单元中进入预先加载模式。响应于进入预先加载模式，处理单元用相关联的矢量从第一缓冲器分派来自第一组指令的每个指令。处理单元确定来自第一缓冲器的第一组指令是否已经完成执行。响应于来自第一缓冲器的第一组指令的完成执行，处理单元将来自第一矢量阵列的一组矢量复制到第二矢量阵列。然后处理单元用来自第二矢量阵列的相关联的矢量从第二缓冲器分派第二组指令。
-
公开(公告)号：CN1813241A
公开(公告)日：2006-08-02
申请号：CN200480018443.8
申请日：2004-06-24
Applicant: 英特尔公司
CPC classification number: G06F9/30032 , G06F7/76 , G06F9/30014 , G06F9/30018 , G06F9/30025 , G06F9/30036 , G06F9/30098 , G06F9/30105 , G06F9/30109 , G06F9/3012 , G06F9/3013 , G06F9/30145 , G06F9/3802 , G06F9/3885 , G06F9/3887
Abstract: 用于混洗数据的方法、装置和程序。一个实施例的方法包括接收具有一组L个数据元素的第一操作数和具有一组L个控制元素的第二操作数。对于每个控制元素，如果其排空到零字段未设置，则来自由个别控制元素指定的第一操作数数据元素的数据被混洗到相关联的结果数据元素位置，而如果其排空到零字段未设置，则将零置入相关联的结果数据元素位置。
-
公开(公告)号：CN1488096A
公开(公告)日：2004-04-07
申请号：CN02803895.9
申请日：2002-01-15
Applicant: 因芬尼昂技术股份公司
IPC: G06F9/30
CPC classification number: G06F9/30105 , G06F9/30127 , G06F9/30134
Abstract: 本发明提出一种微处理器电路，其具一控制单元、一内存以使用至少一具功能的程序以供自由规画、一堆栈以缓冲储存资料及具至少一缓存器的缓存器组，其更进一步具一辅助缓存器，其储存一些位，每一位被指定至该缓存器组的缓存器的其中之一且显示该缓存器组的个别缓存器是否包括数据项。
-
公开(公告)号：CN1144124C
公开(公告)日：2004-03-31
申请号：CN97116429.0
申请日：1997-09-12
Applicant: 三洋电机株式会社
IPC: G06F9/22
CPC classification number: G06F9/30058 , G06F9/30105
Abstract: 本发明公开一种程序执行方法及利用该方法的装置，其在寄存器组内的多个通用寄存器，对其分别一并设置标记，在应写入到通用寄存器内的数据为零的情况下，在写入该数据的同时使该寄存器的标记置位，以后，想要用条件转移指令来检查通用寄存器的数据是否为零时，不是读出数据进行运算，而是观看标记。
-
-
-
-
-
-
-
-
-
Search Results
101
records
(took 0.017 seconds)
