-
公开(公告)号：CN106098689B
公开(公告)日：2019-07-16
申请号：CN201610402612.2
申请日：2016-06-08
Applicant: 中国科学院微电子研究所
IPC: H01L27/092 , H01L29/10 , H01L29/161 , H01L29/201 , H01L23/538
Abstract: 本发明属于半导体集成技术领域，具体提供一种三维集成CMOS集成单元，该三维集成CMOS集成单元采用单芯片三维集成的方式将高电子迁移率的铟镓砷沟道NMOSFET和高空穴迁移率的应变硅锗沟道PMOSFET三维集成在单晶硅衬底上，铟镓砷沟道NMOSFET和应变硅锗沟道PMOSFET的通孔互连技术可以与源漏接触的通孔互连技术工艺相同。本发明能够有效避免常规通孔硅(TSV)技术晶圆级封装技术引入的对准误差，提高CMOS集成技术的集成度，减小不同沟道器件间互连引线延迟，具有取代传统硅基CMOS器件的潜力，在后摩尔时代具有实际的应用价值。
-
公开(公告)号：CN109905955A
公开(公告)日：2019-06-18
申请号：CN201910189788.8
申请日：2019-03-13
Applicant: 中国科学院微电子研究所
Abstract: 本发明提供了一种原子态等离子体形成装置及其应用。该装置包括：微波等离子体反应单元，用于通过微波能量耦合待激发气体以激发产生等离子体火球；气压控制单元，与微波等离子体反应单元连通，用于向微波等离子体反应单元中输送待激发气体；原子态控制单元，分别与微波等离子体反应单元以及气压控制单元连通，用于对等离子体火球产生气体扰动以调控原子态等离子体与分子态等离子体的激发比例。该装置借助气体扰动，使等离子体维持在初期的原子态，实现了对原子态等离子体与分子态等离子体激发比例的调控；并且，该装置若不启动气体扰动，在等离子体起辉后，反应腔内将维持分子态等离子的激发，从而实现分子态等离子和原子态等离子的调控激发。
-
公开(公告)号：CN106531683B
公开(公告)日：2019-05-31
申请号：CN201611243728.2
申请日：2016-12-29
Applicant: 中国科学院微电子研究所
IPC: H01L21/762 , H01L21/20
Abstract: 本发明提供一种绝缘体上半导体材料衬底结构及其制备方法，该绝缘体上半导体材料衬底结构包括单晶硅衬底、绝缘体层、缓冲层和高迁移率半导体层，所述绝缘体层置于所述单晶硅衬底之上，所述缓冲层置于所述单晶硅衬底之上并置于所述绝缘体层之间，所述高迁移率半导体层置于所述绝缘体层和所述缓冲层之上。该绝缘体上半导体材料衬底结构的制备方法采用金属有机化学气相沉积法或分子束外延的方法，在硅衬底上实现绝缘体上高迁移率半导体材料的外延生长，在后摩尔时代高迁移率CMOS集成技术中具有重要的应用价值。
-
公开(公告)号：CN106756878B
公开(公告)日：2019-04-02
申请号：CN201611244141.3
申请日：2016-12-29
Applicant: 中国科学院微电子研究所
IPC: C23C16/40 , C23C16/455 , H01L21/02
Abstract: 本发明公开了一种氧化物介质的原子层沉积方法，属于半导体集成技术领域。所述氧化物介质的原子层沉积方法将多种氧前驱体源依次通入原子层沉积系统的反应腔，利用原子层沉积系统生长氧化物介质，从而获得高质量的高介电常数的氧化物介质薄膜，所述氧化物介质可以是镧基、钇基、铪基和铍基的一种或多种组合。本发明所述的一种氧化物介质的原子层沉积方法，可应用于CMOS栅介质的生长过程中，可以有效减小栅介质的漏电流，同时提高栅介质的击穿电压，从而提高CMOS器件的性能。
-
公开(公告)号：CN109283298A
公开(公告)日：2019-01-29
申请号：CN201811349529.9
申请日：2018-11-13
Applicant: 中国科学院微电子研究所
IPC: G01N33/00
CPC classification number: G01N33/00 , G01N2033/0095
Abstract: 一种SiC氧化中SiC-SiO2界面碳残留浓度的测定方法，包括：提供一个包含SiC-SiO2界面的碳化硅衬底，所述包含SiC-SiO2界面的碳化硅衬底由SiC氧化获得；利用离子注入向所述碳化硅衬底内注入18O同位素，18O同位素与SiC-SiO2界面碳生成一氧化碳C18O；加热所述碳化硅衬底使一氧化碳C18O脱附；收集脱附出来的一氧化碳C18O，并检测其质量；根据一氧化碳C18O的质量计算SiC-SiO2界面碳残留浓度。本发明的方法操作简单，准确度高，适用于通过各种方法氧化SiC衬底得到的SiC-SiO2界面碳残留，通过筛选合格碳残留浓度的SiC衬底，可以提高产品的稳定性和可靠性。
-
Patent Agency Ranking
公开(公告)号：CN108770175A
公开(公告)日：2018-11-06
申请号：CN201810521241.9
申请日：2018-05-25
Applicant: 中国科学院微电子研究所
IPC: H05H1/46
CPC classification number: H05H1/46 , H05H2001/4607
Abstract: 一种用于微波等离子体发生装置的微孔/微纳结构双耦合谐振腔，包括一圆柱形腔体，所述圆柱形腔体的周壁上均匀分布由多个微孔形成的微孔阵列，所述微孔的直径是波长的奇数倍，所述腔体的内壁上具有金属微纳结构，所述微孔阵列与金属微纳结构形成双耦合结构从而实现谐振增强和可调，所述金属微纳结构的周期尺寸为λ/n，λ为入射波长，n为谐振腔材料的折射率。本发明通过优化设计双耦合谐振方式，来减少引导模和泄漏模的损耗，达到在固定区域谐振最大程度增强的目的，并能提高等离子体的均匀性，保证光耦合和场空间局域增强特性的前提下，可改善吸收损耗问题，另外多个谐振腔独立控制，可以有效控制等离子体的温度。
-
公开(公告)号：CN108584963A
公开(公告)日：2018-09-28
申请号：CN201810521156.2
申请日：2018-05-25
Applicant: 中国科学院微电子研究所
IPC: C01B33/12
Abstract: 一种基于微波等离子体的碳化硅氧化方法，包括：提供碳化硅衬底；所述碳化硅衬底放置在微波等离子体发生装置中；通入含氧气体，产生氧等离子体；氧等离子体与碳化硅反应生成预定厚度的二氧化硅；停止通入含氧气体，反应结束；其中，氧等离子体与碳化硅的反应温度为500-900℃，反应压力为400-1000mTorr。本发明可以显著提高碳化硅的氧化效率，可以在SiC和SiO2的界面实现热力学非平衡态，大大提高了界面质量。
-
公开(公告)号：CN106783578A
公开(公告)日：2017-05-31
申请号：CN201611242713.4
申请日：2016-12-28
Applicant: 中国科学院微电子研究所
IPC: H01L21/306 , B82Y30/00 , B82Y40/00
CPC classification number: H01L21/30621 , B82Y30/00 , B82Y40/00
Abstract: 本发明提供了一种控制砷化镓纳米微结构尺寸的方法，利用控制砷化镓纳米微结构尺寸的装置对砷化镓纳米微结构的尺寸进行控制，把砷化镓纳米微结构置于腔体中；利用热氧化法对所述砷化镓纳米微结构的尺寸进行控制。本发明通过加热氧化方法实现砷化镓纳米微结构尺寸的减小，一方面杜绝了引入杂质离子，另一方面避免了离子刻蚀造成的损伤，且兼具成本低廉的优势，具有非常重要的应用价值和经济价值；本方法的刻蚀速率在0.01纳米每分钟至30纳米每分钟之间，可以实现砷化镓纳米微结构尺寸在亚22纳米及以上节点上的精确控制，具有高精度的控制效果。
-
公开(公告)号：CN103700578B
公开(公告)日：2017-03-01
申请号：CN201310740895.8
申请日：2013-12-27
Applicant: 中国科学院微电子研究所
IPC: H01L21/02
Abstract: 本发明公开了一种锗硅纳米线叠层结构的制作方法，该方法包括：在单晶衬底表面交替外延锗硅薄膜与锗薄膜，并对锗硅薄膜与锗薄膜的表面进行光刻和刻蚀，获得锗硅/锗的线条结构；在纯氧或含有氧气的混和气体的气氛下对获得的锗硅/锗的线条结构进行氧化，利用锗与锗硅氧化速率的不同将锗优先氧化为二氧化锗，同时保持锗硅不被氧化；以及利用化学腐蚀的方法除去二氧化锗，获得锗硅纳米线叠层结构。本发明提供的锗硅纳米线结构的制作方法，具有可大面积生长、工艺简便、纳米线直径可控以及制备成本低等优点。
-
公开(公告)号：CN106298947A
公开(公告)日：2017-01-04
申请号：CN201610890501.0
申请日：2016-10-12
Applicant: 中国科学院微电子研究所
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明公开了一种双栅InGaAs PMOS场效应晶体管，涉及半导体集成电路制造技术领域。本发明所述的场效应晶体管包括底栅电极、底栅介质层、底栅界面控制层、InGaAs沟道层、上界面控制层、高掺杂P型GaAs层、欧姆接触层、源漏金属电极、顶栅介质层、顶栅电极，其中源漏金属电极位于欧姆接触层两侧，在源漏金属电极中间刻蚀栅槽结构至界面控制层上表面，并将顶栅介质层均匀覆盖在栅槽结构内表面，最后将顶栅电极制备在顶栅介质层上。本发明利用双栅结构和界面控制层设计，实现了PMOS场效应晶体管更好的栅控功能和低界面态密度，能够满足高性能PMOS管的技术要求。
-
-
-
-
-
-
-
-
-
Search Results
138
records
(took 0.03 seconds)
