移位寄存器电路及具备该电路的图像显示装置

    公开(公告)号:CN101064194A

    公开(公告)日:2007-10-31

    申请号:CN200710101889.2

    申请日:2007-04-25

    Inventor: 飞田洋一

    CPC classification number: G11C19/28

    Abstract: 本发明涉及一种移位寄存器电路及具备该电路的图像显示装置。在可使信号双向移位的移位寄存器中,防止晶体管的漏泄电流引起的误动作。双向单位移位寄存器具备:时钟端子(CK)和输出端子(OUT)之间的晶体管(Q1);将输出端子(OUT)进行放电的晶体管(Q2);相对于晶体管Q1的栅极节点即第一节点分别供给彼此互补的第一及第二电压信号(Vn)、(Vr)的晶体管(Q3)、(Q4)。另外,还具备:将第一节点进行放电的晶体管(Q5),该晶体管(Q5)具有与晶体管(Q2)的栅极节点即第二节点连接的栅极。

    移位寄存器电路和具备其的图像显示装置

    公开(公告)号:CN101064085A

    公开(公告)日:2007-10-31

    申请号:CN200710101895.8

    申请日:2007-04-25

    Inventor: 飞田洋一

    Abstract: 一种移位寄存器电路,防止未输出输出信号的期间的误工作和输出输出信号期间的驱动能力的下降。单位移位寄存器具备将输入到第1时钟端子(CK1)的时钟信号(CLK)提供给输出端子(OUT)的晶体管(Q1),该晶体管(Q1)被晶体管(Q3、Q4)构成的驱动电路驱动。晶体管(Q5)连接于晶体管(Q1)的栅极与输出端子(OUT)之间,具有连接于第1时钟端子(CK1)上的栅极。晶体管(Q5)当晶体管(Q1)的栅极为L(低)电平时,根据时钟信号(CLK),使晶体管(Q1)的栅极与输出端子(OUT)之间导通。

    移位寄存器电路及设有该电路的图像显示装置

    公开(公告)号:CN101026012A

    公开(公告)日:2007-08-29

    申请号:CN200710085855.9

    申请日:2007-02-25

    Inventor: 飞田洋一

    CPC classification number: G11C19/28 G11C19/184

    Abstract: 在移位寄存器电路中,抑制伴随于动作的高速化的驱动能力的下降。移位寄存器电路中设有:在输出端子(OUT)与时钟端子(CK)之间的晶体管(Q1)、在输出端子(OUT)与第1电源端子(s1)之间的晶体管(Q2)、在晶体管(Q1)的栅与第2电源端子(s2)之间的晶体管(Q3)。而且设有:基于输入至第1输入端子(IN1)的信号,将晶体管(Q3)的栅极节点充电的晶体管(Q8);基于输入至第2输入端子(IN2)的信号,将充电后的晶体管(Q3)的栅极节点升压的电容元件(C2)。

    图像显示装置
    96.
    发明授权

    公开(公告)号:CN1325966C

    公开(公告)日:2007-07-11

    申请号:CN02803361.2

    申请日:2002-02-06

    Inventor: 飞田洋一

    Abstract: 彩色液晶显示装置(1)中设有:其光透过率随数据保持节点(N21)的电位而变化的液晶单元(3),按照图像信号(DR、DG、DB、SN1、SN2)将第一和第二电位(VH、VL)中的一个电位加在数据保持节点(N21)上的扫描电路(5、7、8、11),以及在数据保持节点(N21)的电位超过N型TFT的阈值电位(VTN)时响应刷新信号(REF)将数据保持节点(N21)的电位刷新为第一电位、在数据保持节点(N21)的电位未超过阈值电位(VTN)时不刷新数据保持节点(N21)之电位的刷新电路(22、23、25)。

    电压发生电路
    97.
    发明公开

    公开(公告)号:CN1750371A

    公开(公告)日:2006-03-22

    申请号:CN200510104050.5

    申请日:2005-09-14

    Inventor: 飞田洋一

    Abstract: 本发明提供一种电压发生电路,通过减小施加在薄膜晶体管上的反向电压,减小薄膜晶体管的导通电流随时间经过的劣化。使PMOS晶体管(12)的源极连接到电压从VDD变化到2VDD的节点(16)上。而且,使其漏极在节点(17)上与交叉连接的NMOS晶体管(18、19)的漏极连接。此外,将已充电至2VDD的电容元件(20、9)的各一端分别连接到NMOS晶体管(18、19)的源极上。节点(17)的电压通过交叉连接的NMOS晶体管(18、19)保持一定(2VDD),而与从电容元件(9、20)的另一端输入的信号无关。通过对PMOS晶体管(12)的栅极加2VDD的电压,可以使其成为截止状态。结果,可以使PMOS晶体管(12)的反向电压(截止状态下栅源间的电压)不超过VDD。

    电压发生电路
    99.
    发明公开

    公开(公告)号:CN1630186A

    公开(公告)日:2005-06-22

    申请号:CN200410088189.0

    申请日:2004-10-14

    Inventor: 飞田洋一

    CPC classification number: H02M3/073 H02M2001/0041

    Abstract: 本发明提供一种电压发生电路。将基准电压(VR)作为输入信号使电荷泵电路(5)的输出电压(Vo)的电平判定用的差动放大器(1)以电压跟随器模式操作,通过其输出电压对电容元件(C1)进行充电。之后,进行对应于输出电压的被比较电压(Vod)和充电到电容元件中的电压的比较操作,生成输出信号,根据差动放大器(1)的输出信号,选择性地激活电荷泵电路的电荷泵操作。提供稳定地产生期望电压电平的内部电压的电源电路。

Patent Agency Ranking