公开(公告)号：CN104145367B

公开(公告)日：2016-08-24

申请号：CN201380011244.3

申请日：2013-02-22

Applicant: TDK株式会社

Inventor： 须贺武 ,  藤原俊康

IPC: H01P1/26 ,  H01P5/18

CPC classification number: H01P5/18 ,  H01P5/185 ,  H01P11/003 ,  H03G1/0005 ,  H03G3/3036

Abstract: 本发明的耦合器抑制导体膜与电阻膜的接触电阻并减少由频率引起的衰减量的差异。耦合器(1A)具备分别被设置于基板(基板(K1)、平坦化膜(H0)以及绝缘膜(H01))上的输入端子以及输出端子、被设置于基板上并且一端被连接于输入端子且另一端被连接于输出端子的主线路、包含分别被设置于基板上的导体膜(M1)以及电阻膜(R1)并且在导体膜(M1)的一部分上与主线路相电磁耦合的副线路，导体膜(M1)具有配线图形(L23,L25)，电阻膜(R1)具有包含以嵌入于配线图形(L23)与基板之间的形式被配置的端部(R13a)和以嵌入于配线图形(L25)与基板之间的形式被配置的端部(R13b)的电阻膜图形(R13)，端部(R13a,R13b)分别至少在上表面以及端面上接触于导体膜(M1)。

公开(公告)号：CN104145367A

公开(公告)日：2014-11-12

申请号：CN201380011244.3

申请日：2013-02-22

Applicant: TDK株式会社

Inventor： 须贺武 ,  藤原俊康

IPC: H01P1/26 ,  H01P5/18

CPC classification number: H01P5/18 ,  H01P5/185 ,  H01P11/003 ,  H03G1/0005 ,  H03G3/3036

Abstract: 本发明的耦合器抑制导体膜与电阻膜的接触电阻并减少由频率引起的衰减量的差异。耦合器(1A)具备分别被设置于基板(基板(K1)、平坦化膜(H0)以及绝缘膜(H01))上的输入端子以及输出端子、被设置于基板上并且一端被连接于输入端子且另一端被连接于输出端子的主线路、包含分别被设置于基板上的导体膜(M1)以及电阻膜(R1)并且在导体膜(M1)的一部分上与主线路相电磁耦合的副线路，导体膜(M1)具有配线图形(L23,L25)，电阻膜(R1)具有包含以嵌入于配线图形(L23)与基板之间的形式被配置的端部(R13a)和以嵌入于配线图形(L25)与基板之间的形式被配置的端部(R13b)的电阻膜图形(R13)，端部(R13a,R13b)分别至少在上表面以及端面上接触于导体膜(M1)。