公开(公告)号：CN105518791A

公开(公告)日：2016-04-20

申请号：CN201380078865.3

申请日：2013-08-15

Applicant: 瑞萨电子株式会社

Inventor： 西山崇之

IPC: G11C16/02 ,  G11C16/04 ,  G11C16/06

CPC classification number: G11C16/3459 ,  G11C16/0408 ,  G11C16/0425 ,  G11C16/0441 ,  G11C16/14 ,  G11C16/26 ,  G11C16/28 ,  G11C16/3445 ,  G11C16/3454

Abstract: 控制电路(105)在接收到双单元数据的擦除要求之后对第一阶段处理的执行进行控制，在第一阶段处理中，使第一存储元件(102)和第二存储元件(103)双方或一方的阈值电压增加，直到第一存储元件(102)和第二存储元件(103)的阈值电压成为规定的写入验证电平。控制电路(105)在第一阶段处理执行完之后对第二阶段处理的执行进行控制，在第二阶段处理中，使第一存储元件(102)和第二存储元件(103)的阈值电压均减少，直到第一存储元件(102)和第二存储元件(103)的阈值电压成为规定的擦除验证电平。

公开(公告)号：CN113674776A

公开(公告)日：2021-11-19

申请号：CN202110529328.2

申请日：2021-05-14

Applicant: 瑞萨电子株式会社

Inventor： 森保孝宪 ,  吉原和雄 ,  西山崇之

IPC: G11C7/10

Abstract: 本公开涉及一种半导体器件。该半导体器件包括：包括第一存储器单元和第二存储器单元的非易失性存储器单元；位锁存器；以及保存寄存器。在第一写入操作中，将第一写入数据存储在位锁存器和保存寄存器中，并且基于第一写入数据来执行到多个第一存储器单元的写入。在第一写入操作期间，第一写入操作基于暂停命令被中断，并且第二写入操作被执行。在第二写入操作中，将第二写入数据存储在位锁存器中，并且基于第二写入数据来执行到第二存储器单元的写入。在第二写入操作结束之后，第一写入数据基于恢复命令被重置到位锁存器，并且中断的第一写入操作基于被重置到位锁存器的第一写入数据来被重新开始。

公开(公告)号：CN119847814A

公开(公告)日：2025-04-18

申请号：CN202411402486.1

申请日：2024-10-09

Applicant: 瑞萨电子株式会社

Inventor： 角田慎一 ,  金田义宣 ,  西山崇之 ,  小野光博

IPC: G06F11/10 ,  G06F11/14

Abstract: 本公开涉及半导体设备。保护半导体设备免受故障攻击(FIA)。复位数据传送控制器RDTC执行N次数据传送，在第一次数据传送期间将被存储在第一存储器MEM1a中的数据DT传送到主寄存器REGm，并且在第N次数据传送期间将被存储在第一存储器MEM1a中的数据DT传送到子寄存器REG。比较电路CMP1确定被传送到主寄存器REGm的数据DTm与被传送到子寄存器REG的数据DT之间的匹配/不匹配，并且输出表示确定结果的确定结果信号RS。当确定结果信号RS指示匹配时，系统控制器SYSC激活处理器PRC，并且当它指示不匹配时，使复位数据传送控制器RDTC再次执行N次数据传送。