-
公开(公告)号：CN107077885A
公开(公告)日：2017-08-18
申请号：CN201580053349.4
申请日：2015-03-31
Applicant: 瑞萨电子株式会社
IPC: G11C11/412 , G11C11/41 , G11C11/413
Abstract: 半导体器件具备SRAM电路。SRAM电路包括呈矩阵状排列有多个存储器单元(MC)的存储器阵列(11)、供各存储器单元(MC)共同连接的接地布线(ARVSS)、以及用于根据动作模式控制接地布线(ARVSS)的电位的第一电位控制电路(16)。第一电位控制电路(16)包括彼此并联连接于赋予接地电位的接地节点(VSS)与接地布线(ARVSS)之间的第一NMOS晶体管(NM10)及第一PMOS晶体管(PM10)。
-
公开(公告)号：CN107077885B
公开(公告)日：2021-03-12
申请号：CN201580053349.4
申请日：2015-03-31
Applicant: 瑞萨电子株式会社
IPC: G11C11/412 , G11C11/41 , G11C11/413
Abstract: 半导体器件具备SRAM电路。SRAM电路包括呈矩阵状排列有多个存储器单元(MC)的存储器阵列(11)、供各存储器单元(MC)共同连接的接地布线(ARVSS)、以及用于根据动作模式控制接地布线(ARVSS)的电位的第一电位控制电路(16)。第一电位控制电路(16)包括彼此并联连接于赋予接地电位的接地节点(VSS)与接地布线(ARVSS)之间的第一NMOS晶体管(NM10)及第一PMOS晶体管(PM10)。
-
Patent Agency Ranking
公开(公告)号：CN108986858A
公开(公告)日：2018-12-11
申请号：CN201810531259.7
申请日：2018-05-29
Applicant: 瑞萨电子株式会社
IPC: G11C15/04
Abstract: 本申请涉及一种内容可寻址存储器。该内容可寻址存储器包括：多个TCAM单元，其构成一个条目；第一字线，其被耦合到所述TCAM单元；第二字线，其被耦合到所述TCAM单元；以及匹配线，其被耦合到所述TCAM单元，并且还包括有效单元，其存储指示所述条目的有效或无效的有效位；位线，其被耦合到所述有效线；以及选择电路，其被耦合到所述第一字线和所述第二字线，并且根据其中所述第一字线或所述第二字线被设定为选定状态的情形将所述有效单元设定为选定状态。
-
公开(公告)号：CN110021321B
公开(公告)日：2024-09-17
申请号：CN201811551957.X
申请日：2018-12-18
Applicant: 瑞萨电子株式会社
IPC: G11C11/417
Abstract: 提供了一种具有低功耗写入辅助电路的半导体存储器器件。半导体存储器器件包括多个字线、多个位线对、多个存储器单元、多个辅助线对、写入驱动器电路、写入辅助电路和选择电路。存储器单元被耦合到字线和位线对，以使得一个存储器单元被耦合到一个字线和一个位线对的方式。辅助线对平行于位线对延伸，以使得一个辅助线对平行于一个位线对延伸的方式。选择电路根据选择信号将从位线对中选择的一个位线对耦合到写入驱动器电路，并且将平行于所选择的位线对延伸的相关联的辅助线对耦合到写入辅助电路。
-
公开(公告)号：CN108986858B
公开(公告)日：2023-10-24
申请号：CN201810531259.7
申请日：2018-05-29
Applicant: 瑞萨电子株式会社
IPC: G11C15/04
Abstract: 本申请涉及一种内容可寻址存储器。该内容可寻址存储器包括：多个TCAM单元，其构成一个条目；第一字线，其被耦合到所述TCAM单元；第二字线，其被耦合到所述TCAM单元；以及匹配线，其被耦合到所述TCAM单元，并且还包括有效单元，其存储指示所述条目的有效或无效的有效位；位线，其被耦合到所述有效线；以及选择电路，其被耦合到所述第一字线和所述第二字线，并且根据其中所述第一字线或所述第二字线被设定为选定状态的情形将所述有效单元设定为选定状态。
-
公开(公告)号：CN116959516A
公开(公告)日：2023-10-27
申请号：CN202310054015.5
申请日：2023-02-03
Applicant: 瑞萨电子株式会社
Abstract: 本公开的各实施例涉及半导体器件以及半导体系统。一种半导体器件包括存储器阵列，存储器阵列具有以矩阵形式布置以存储条目的多个关联存储器单元。存储器阵列被划分为用于沿着列方向顺序地执行检索操作的多个存储器块，并且还包括：多个匹配线，对应于相应存储器块并且被对应地提供给每个存储器单元行；多个搜索线，对应于相应存储器块并且被对应地提供给每个存储器单元列；以及多个匹配放大器，对应于相应存储器块并且被提供给多个匹配线。对应地提供给在前存储器块的匹配线被设置为比对应地提供给后续存储器块的匹配线短。存储器阵列还包括定时控制单元，用于基于对应地提供给在前存储器块的匹配线的长度来控制驱动后续存储器块的搜索线的定时。
-
公开(公告)号：CN110021321A
公开(公告)日：2019-07-16
申请号：CN201811551957.X
申请日：2018-12-18
Applicant: 瑞萨电子株式会社
IPC: G11C11/417
Abstract: 提供了一种具有低功耗写入辅助电路的半导体存储器器件。半导体存储器器件包括多个字线、多个位线对、多个存储器单元、多个辅助线对、写入驱动器电路、写入辅助电路和选择电路。存储器单元被耦合到字线和位线对，以使得一个存储器单元被耦合到一个字线和一个位线对的方式。辅助线对平行于位线对延伸，以使得一个辅助线对平行于一个位线对延伸的方式。选择电路根据选择信号将从位线对中选择的一个位线对耦合到写入驱动器电路，并且将平行于所选择的位线对延伸的相关联的辅助线对耦合到写入辅助电路。
-
-
-
-
-
-
Search Results
7
records
(took 0.017 seconds)
