公开(公告)号：CN104659016A

公开(公告)日：2015-05-27

申请号：CN201410422025.0

申请日：2014-08-25

Applicant: 瑞萨电子株式会社

Inventor： 松井孝二郎 ,  阪本雄彦 ,  梅津和之 ,  宇野友彰

IPC: H01L23/528

Abstract: 本发明涉及半导体器件。提高半导体器件的性能。在半导体衬底(SB)的主面的LDMOSFET形成区域(LR)形成有相互并联连接而构成功率MISFET的多个单位MISFET元件。在半导体衬底(SB)的主面的驱动电路区域(DR)还形成有控制功率MISFET的栅极电压的控制电路。在半导体衬底(SB)上还形成有具有由同种金属材料构成的多个布线层的布线结构。形成于LDMOSFET形成区域(LR)的多个单位MISFET元件的栅电极(GE)彼此之间经由极布线(M1G、M2G、M3G)而相互电连接，所述极布线分别形成在由同种金属材料构成的多个布线层的全部布线层上。

公开(公告)号：CN104659016B

公开(公告)日：2019-10-08

申请号：CN201410422025.0

申请日：2014-08-25

Applicant: 瑞萨电子株式会社

Inventor： 松井孝二郎 ,  阪本雄彦 ,  梅津和之 ,  宇野友彰

IPC: H01L23/528

Abstract: 本发明涉及半导体器件。提高半导体器件的性能。在半导体衬底(SB)的主面的LDMOSFET形成区域(LR)形成有相互并联连接而构成功率MISFET的多个单位MISFET元件。在半导体衬底(SB)的主面的驱动电路区域(DR)还形成有控制功率MISFET的栅极电压的控制电路。在半导体衬底(SB)上还形成有具有由同种金属材料构成的多个布线层的布线结构。形成于LDMOSFET形成区域(LR)的多个单位MISFET元件的栅电极(GE)彼此之间经由极布线(M1G、M2G、M3G)而相互电连接，所述极布线分别形成在由同种金属材料构成的多个布线层的全部布线层上。

公开(公告)号：CN204204847U

公开(公告)日：2015-03-11

申请号：CN201420482097.X

申请日：2014-08-25

Applicant: 瑞萨电子株式会社

Inventor： 松井孝二郎 ,  阪本雄彦 ,  梅津和之 ,  宇野友彰

IPC: H01L23/528

CPC classification number: H01L23/528 ,  H01L23/4824 ,  H01L23/53214 ,  H01L23/53228 ,  H01L27/088 ,  H01L29/0696 ,  H01L29/404 ,  H01L29/7835 ,  H01L2224/16225 ,  H01L2924/13091 ,  H01L2924/19105 ,  H03K17/687 ,  H01L2924/00

Abstract: 本实用新型涉及半导体器件。提高半导体器件的性能。在半导体衬底(SB)的主面的LDMOSFET形成区域(LR)形成有相互并联连接而构成功率MISFET的多个单位MISFET元件。在半导体衬底(SB)的主面的驱动电路区域(DR)还形成有控制功率MISFET的栅极电压的控制电路。在半导体衬底(SB)上还形成有具有由同种金属材料构成的多个布线层的布线结构。形成于LDMOSFET形成区域(LR)的多个单位MISFET元件的栅电极(GE)彼此之间经由极布线(M1G、M2G、M3G)而相互电连接，所述极布线分别形成在由同种金属材料构成的多个布线层的全部布线层上。