公开(公告)号：CN117723920A

公开(公告)日：2024-03-19

申请号：CN202311066715.2

申请日：2023-08-23

Applicant: 瑞萨电子株式会社

Inventor： 龟山祯史 ,  川上史树 ,  小山哲弘 ,  南正隆

IPC: G01R31/26

Abstract: 本公开涉及一种半导体装置及其温度特性测试方法。在测试带隙基准电路的温度特性之前，测量针对多个样本的基准电压和绝对温度比例电压的温度依赖性。在测试温度特性时，基于带隙基准电路在预定温度下的基准电压与多个样本的基准电压的中值之间的差异ΔVref，计算带隙基准电路在预定温度下的绝对温度比例电压与多个样本的绝对温度比例电压的中值之间的差异ΔVptat。

公开(公告)号：CN103297051B

公开(公告)日：2017-09-29

申请号：CN201310045105.4

申请日：2013-02-05

Applicant: 瑞萨电子株式会社

Inventor： 川上史树 ,  矢田直树 ,  纲川裕之

IPC: H03M1/12

CPC classification number: H03M1/1205 ,  H03K5/14 ,  H03M1/00 ,  H03M1/12 ,  H03M1/122 ,  H03M1/1225

Abstract: 提供能够以任意的顺序对从外部输入的多个模拟信号进行A/D变换的半导体集成电路装置和数据处理系统。设置：多个模拟端口（AN0~AN3）；A/D变换部（118），能够对每个预先设定的假想通道执行用于将经上述模拟端口取入的模拟信号变换成数字信号的A/D变换处理；A/D变换控制部（125），控制上述A/D变换部的动作。上述A/D变换控制部包含：假想通道寄存器，能够设定上述假想通道与上述模拟端口的对应关系；扫描组形成用寄存器，能够设定扫描组的开始位置和结束位置。上述A/D变换控制部连续地执行关于从与上述开始指针对应的假想通道到与上述结束指针对应的假想通道的多个假想通道的A/D变换处理。

公开(公告)号：CN107612548A

公开(公告)日：2018-01-19

申请号：CN201710824587.1

申请日：2013-02-05

Applicant: 瑞萨电子株式会社

Inventor： 川上史树 ,  矢田直树 ,  纲川裕之

IPC: H03M1/12

CPC classification number: H03M1/1205 ,  H03K5/14 ,  H03M1/00 ,  H03M1/12 ,  H03M1/122 ,  H03M1/1225

Abstract: 本发明涉及一种数据处理系统。设置：多个模拟端口(AN0～AN3)；A/D变换部(118)，能够对每个预先设定的假想通道执行用于将经上述模拟端口取入的模拟信号变换成数字信号的A/D变换处理；A/D变换控制部(125)，控制上述A/D变换部的动作。上述A/D变换控制部包含：假想通道寄存器，能够设定上述假想通道与上述模拟端口的对应关系；扫描组形成用寄存器，能够设定扫描组的开始位置和结束位置。上述A/D变换控制部连续地执行关于从与上述开始指针对应的假想通道到与上述结束指针对应的假想通道的多个假想通道的A/D变换处理。

公开(公告)号：CN103297051A

公开(公告)日：2013-09-11

申请号：CN201310045105.4

申请日：2013-02-05

Applicant: 瑞萨电子株式会社

Inventor： 川上史树 ,  矢田直树 ,  纲川裕之

IPC: H03M1/12

CPC classification number: H03M1/1205 ,  H03K5/14 ,  H03M1/00 ,  H03M1/12 ,  H03M1/122 ,  H03M1/1225

Abstract: 提供能够以任意的顺序对从外部输入的多个模拟信号进行A/D变换的半导体集成电路装置和数据处理系统。设置：多个模拟端口（AN0~AN3）；A/D变换部（118），能够对每个预先设定的假想通道执行用于将经上述模拟端口取入的模拟信号变换成数字信号的A/D变换处理；A/D变换控制部（125），控制上述A/D变换部的动作。上述A/D变换控制部包含：假想通道寄存器，能够设定上述假想通道与上述模拟端口的对应关系；扫描组形成用寄存器，能够设定扫描组的开始位置和结束位置。上述A/D变换控制部连续地执行关于从与上述开始指针对应的假想通道到与上述结束指针对应的假想通道的多个假想通道的A/D变换处理。

公开(公告)号：CN107707225A

公开(公告)日：2018-02-16

申请号：CN201710824555.1

申请日：2013-02-05

Applicant: 瑞萨电子株式会社

Inventor： 川上史树 ,  矢田直树 ,  纲川裕之

IPC: H03K5/14 ,  H03M1/12

CPC classification number: H03M1/1205 ,  H03K5/14 ,  H03M1/00 ,  H03M1/12 ,  H03M1/122 ,  H03M1/1225

Abstract: 本发明涉及一种数据处理系统。设置：多个模拟端口(AN0～AN3)；A/D变换部(118)，能够对每个预先设定的假想通道执行用于将经上述模拟端口取入的模拟信号变换成数字信号的A/D变换处理；A/D变换控制部(125)，控制上述A/D变换部的动作。上述A/D变换控制部包含：假想通道寄存器，能够设定上述假想通道与上述模拟端口的对应关系；扫描组形成用寄存器，能够设定扫描组的开始位置和结束位置。上述A/D变换控制部连续地执行关于从与上述开始指针对应的假想通道到与上述结束指针对应的假想通道的多个假想通道的A/D变换处理。