公开(公告)号：CN108573915B

公开(公告)日：2023-09-19

申请号：CN201810110607.3

申请日：2018-02-05

Applicant: 瑞萨电子株式会社

Inventor： 关川宏昭 ,  德光成太 ,  小室明日翔

IPC: H01L21/768 ,  H01L21/762

Abstract: 本发明提供一种半导体装置及其制造方法。当在电路区域中形成在比元件分离用的槽深的槽内形成且将布线与半导体基板电连接的基板接触插塞的情况下，防止由于基板接触开口率不足引起的基板接触插塞的电阻值的增大。将连接到布线(M1)和半导体基板(SB)并且不构成电路的基板接触插塞(SP2)形成于半导体芯片区域的边缘部的密封环区域(1B)。将基板接触插塞(SP2)埋入于比元件分离用的槽(D1)深的槽(D2)内。

公开(公告)号：CN108573915A

公开(公告)日：2018-09-25

申请号：CN201810110607.3

申请日：2018-02-05

Applicant: 瑞萨电子株式会社

Inventor： 关川宏昭 ,  德光成太 ,  小室明日翔

IPC: H01L21/768 ,  H01L21/762

Abstract: 本发明提供一种半导体装置及其制造方法。当在电路区域中形成在比元件分离用的槽深的槽内形成且将布线与半导体基板电连接的基板接触插塞的情况下，防止由于基板接触开口率不足引起的基板接触插塞的电阻值的增大。将连接到布线(M1)和半导体基板(SB)并且不构成电路的基板接触插塞(SP2)形成于半导体芯片区域的边缘部的密封环区域(1B)。将基板接触插塞(SP2)埋入于比元件分离用的槽(D1)深的槽(D2)内。