公开(公告)号：CN105388560B

公开(公告)日：2020-01-14

申请号：CN201510520035.2

申请日：2015-08-21

Applicant: 瑞萨电子株式会社

Inventor： 国岛浩之 ,  中柴康隆 ,  若林胜 ,  绵贯真一 ,  小泽健 ,  宇佐美达矢 ,  山本悦章 ,  坂本圭司

IPC: G02B6/12

Abstract: 本发明涉及一种光学半导体器件。提供了可防止在光学半导体器件中电信号的质量降低的技术。在与电信号传输线的延伸方向垂直的横截面中，电信号传输线被包括第一噪声截止布线、第二插塞、第一层布线、第一插塞、屏蔽半导体层、第一插塞、第一层布线、第二插塞和第二噪声截止布线的屏蔽部包围，屏蔽部被固定到参考电位。由此，屏蔽部阻挡由于源自半导体衬底的磁场或电场的作用而导致的影响电信号传输线的噪声。

公开(公告)号：CN105226060A

公开(公告)日：2016-01-06

申请号：CN201510349734.5

申请日：2015-06-23

Applicant: 瑞萨电子株式会社

Inventor： 小泽健 ,  国岛浩之

IPC: H01L27/108 ,  H01L23/64

CPC classification number: H01L27/10814 ,  H01L23/5223 ,  H01L23/5226 ,  H01L23/53295 ,  H01L27/0629 ,  H01L27/10855 ,  H01L28/87 ,  H01L28/91 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及半导体器件。一种具有电容器的半导体器件，包括电连接到晶体管的第一电极和与第一电极分开的并用层间绝缘膜覆盖的第二电极，其中多个连接孔形成在层间绝缘膜中且在下端与第二电极相接触；并且，当第二电极的电容用C[nF]表示且连接孔下端的总面积用A[μm2]表示时，满足下面的表达式(1)，C/A≤1.98[nF/μm2](1)。抑制了在连接孔下端的组成电容器的第二电极的洗提。

公开(公告)号：CN105388560A

公开(公告)日：2016-03-09

申请号：CN201510520035.2

申请日：2015-08-21

Applicant: 瑞萨电子株式会社

Inventor： 国岛浩之 ,  中柴康隆 ,  若林胜 ,  绵贯真一 ,  小泽健 ,  宇佐美达矢 ,  山本悦章 ,  坂本圭司

IPC: G02B6/12

Abstract: 本发明涉及一种光学半导体器件。提供了可防止在光学半导体器件中电信号的质量降低的技术。在与电信号传输线的延伸方向垂直的横截面中，电信号传输线被包括第一噪声截止布线、第二插塞、第一层布线、第一插塞、屏蔽半导体层、第一插塞、第一层布线、第二插塞和第二噪声截止布线的屏蔽部包围，屏蔽部被固定到参考电位。由此，屏蔽部阻挡由于源自半导体衬底的磁场或电场的作用而导致的影响电信号传输线的噪声。

公开(公告)号：CN101685817B

公开(公告)日：2014-04-23

申请号：CN200910173258.0

申请日：2009-09-22

Applicant: 瑞萨电子株式会社

Inventor： 国岛浩之

IPC: H01L27/00 ,  H01L23/528 ,  H01L21/304

CPC classification number: H01L23/585 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体芯片及半导体晶片。一种半导体芯片，其包括在基板上形成的元件形成区、围绕所述元件形成区的划线区以及在半导体芯片的至少一个拐角区域中的划线区中局部提供的结构。元件形成区和划线区包括在基板上层压的多个层间介电膜。所述结构由拐角衬垫和互连拐角衬垫的通孔构成，其中，所述拐角衬垫在层压方向上垂直地夹持所述层间介电膜中的至少一个。