公开(公告)号：CN109148450A

公开(公告)日：2019-01-04

申请号：CN201810672985.0

申请日：2018-06-26

Applicant: 瑞萨电子株式会社

Inventor： 坂本和夫 ,  伊藤俊明

IPC: H01L27/092 ,  H01L21/8238

CPC classification number: H01L27/0928 ,  H01L21/823807 ,  H01L21/823892 ,  H01L27/0259

Abstract: 本公开涉及半导体器件和制造该半导体器件的方法。根据一个实施例，半导体器件1包括：形成在彼此不同的区域中的浅P阱21、浅N阱22、浅P阱23和浅N阱24、形成在比浅P阱21和浅N阱22深的一部分中的深N阱20、以及基材34，并且还包括：形成在浅P阱21和浅N阱22的在主表面10侧上的一部分中的第一晶体管、和形成在浅P阱23和浅N阱24的在主表面10侧上的一部分中的第二晶体管，其中，按照围绕浅P阱21的区域的外围边缘的方式形成浅N阱22。

公开(公告)号：CN109148450B

公开(公告)日：2023-07-18

申请号：CN201810672985.0

申请日：2018-06-26

Applicant: 瑞萨电子株式会社

Inventor： 坂本和夫 ,  伊藤俊明

IPC: H01L27/092 ,  H01L21/8238

Abstract: 本公开涉及半导体器件和制造该半导体器件的方法。根据一个实施例，半导体器件1包括：形成在彼此不同的区域中的浅P阱21、浅N阱22、浅P阱23和浅N阱24、形成在比浅P阱21和浅N阱22深的一部分中的深N阱20、以及基材34，并且还包括：形成在浅P阱21和浅N阱22的在主表面10侧上的一部分中的第一晶体管、和形成在浅P阱23和浅N阱24的在主表面10侧上的一部分中的第二晶体管，其中，按照围绕浅P阱21的区域的外围边缘的方式形成浅N阱22。

公开(公告)号：CN101577277B

公开(公告)日：2014-02-12

申请号：CN200910136415.0

申请日：2009-05-06

Applicant: 瑞萨电子株式会社

Inventor： 森野直纯 ,  平岩笃 ,  越久和俊 ,  伊藤俊明 ,  五十岚元繁 ,  佐佐木隆行 ,  杉山雅夫 ,  柳田博史 ,  渡会慎一

IPC: H01L27/06 ,  H01L29/772 ,  H01L29/06 ,  H01L23/522 ,  H01L29/861 ,  H01L29/41

CPC classification number: H01L21/823892 ,  H01L27/0629 ,  H01L27/0928 ,  H01L2224/05554

Abstract: 本发明提供一种对于具有三阱结构的半导体装置能够提高制造良率以及产品可靠性的技术。在与在p型基板Sub内所形成的深n型阱DNW0、浅p型阱PW及浅n型阱NW的形成的区域所不同的区域上形成浅p型阱PW100，使用第2层布线将在所述浅p型阱PW100内所形成的p型扩散分接头PD100、与在深n型阱DNW0内的浅n型阱NW0内所形成的p型扩散分接头PD0加以连接，并且使用第2层以上的布线将在深n型阱DNW0内所形成的nMIS200n的栅电极以及pMIS200p的栅电极、与在基板Sub内所形成的nMIS100n的漏电极以及pMIS100p的漏电极加以连接。