-
公开(公告)号：CN106684131B
公开(公告)日：2020-05-15
申请号：CN201510760045.3
申请日：2015-11-10
Applicant: 株洲南车时代电气股份有限公司
IPC: H01L29/66 , H01L29/739
Abstract: 本发明公开了一种功率器件及其制作方法，功率器件包括：N阱、N‑衬底、P‑基区、多晶硅栅、N+源极区、P+欧姆接触区、发射极金属电极和栅氧化层，功率器件采用沟槽栅结构。功率器件还包括P阱，N+源极区、P‑基区、N阱、P阱从上至下依次排列，P阱包围沟槽栅结构的沟槽底部。P阱在功率器件关断时通过加快N阱的载流子的耗尽降低沟槽底部的电场强度。本发明能够解决高浓度N阱所带来的器件耐压特性下降的技术问题，并且解决了P阱的常规制作工艺的成本高、工艺难度大、掺杂浓度调整范围小的技术问题，使得器件可以在高浓度N阱下依然能够保持良好的耐压特性，从而优化了器件功耗与耐压的矛盾关系。
-
公开(公告)号：CN106684133B
公开(公告)日：2019-06-28
申请号：CN201510760586.6
申请日：2015-11-10
Applicant: 株洲南车时代电气股份有限公司
IPC: H01L29/739 , H01L21/331
Abstract: 本发明公开了一种绝缘栅双极型晶体管构造方法，所述方法包括以下步骤：采用P型扩散工艺在所述衬底上构造P型扩散区，使得所述P型扩散区的结深大于/等于所述晶体管的沟槽的深度；制作沟槽栅结构；制作N+源极区；刻蚀发射极金属接触窗口；利用高能离子注入使得特定深度的所述P型扩散区反型从而在所述P型扩散区内部构造N阱层，所述N阱层将所述P型扩散区分成上下两个相互隔离的部分，其中，上部分为P‑基区，下部分为P阱层；执行后续工艺完成所述晶体管的构造。与现有技术相比，本发明的方法大大简化了工艺流程，从而降低了总体工艺成本以及工艺难度。同时，本发明的方法各个步骤均可以采用现有工艺技术完成，不需要增加新的工艺设备。
-
公开(公告)号：CN106684134A
公开(公告)日：2017-05-17
申请号：CN201510761407.0
申请日：2015-11-10
Applicant: 株洲南车时代电气股份有限公司
IPC: H01L29/739 , H01L21/331 , H01L29/423
Abstract: 本发明公开了一种功率半导体器件及其制作方法，功率半导体器件包括：P‑基区、N‑衬底、N阱、多晶硅栅、N+源极区、P+欧姆接触区、发射极金属电极和栅氧化层，功率半导体器件采用沟槽栅结构。沟槽栅结构的沟槽具有第一深度和第二深度，第一深度为第一次沟槽刻蚀并进行N阱注入的深度，第一深度大于或等于P‑基区的结深，第一深度小于N阱的深度，第二深度为沟槽的深度。本发明能够克服现有沟槽栅功率半导体器件的N阱(载流子存储层)通过扩散工艺来实现掺杂，无法实现较高的掺杂浓度的技术问题。
-
公开(公告)号：CN106684131A
公开(公告)日：2017-05-17
申请号：CN201510760045.3
申请日：2015-11-10
Applicant: 株洲南车时代电气股份有限公司
IPC: H01L29/66 , H01L29/739
Abstract: 本发明公开了一种功率器件及其制作方法，功率器件包括：N阱、N‑衬底、P‑基区、多晶硅栅、N+源极区、P+欧姆接触区、发射极金属电极和栅氧化层，功率器件采用沟槽栅结构。功率器件还包括P阱，N+源极区、P‑基区、N阱、P阱从上至下依次排列，P阱包围沟槽栅结构的沟槽底部。P阱在功率器件关断时通过加快N阱的载流子的耗尽降低沟槽底部的电场强度。本发明能够解决高浓度N阱所带来的器件耐压特性下降的技术问题，并且解决了P阱的常规制作工艺的成本高、工艺难度大、掺杂浓度调整范围小的技术问题，使得器件可以在高浓度N阱下依然能够保持良好的耐压特性，从而优化了器件功耗与耐压的矛盾关系。
-
公开(公告)号：CN103311283B
公开(公告)日：2016-02-03
申请号：CN201310259231.X
申请日：2013-06-26
Applicant: 株洲南车时代电气股份有限公司
IPC: H01L29/423 , H01L23/64
CPC classification number: H01L2924/0002 , H01L2924/00
Abstract: 一种功率半导体芯片栅电阻，所述栅电阻位于芯片的栅电阻区内，所述栅电阻区位于主栅极区和栅极圈之间，所述主栅极区和所述栅极圈位于芯片元胞区内，且所述栅极圈包围所述主栅极区，所述栅电阻至少包括两个分电阻，每个所述分电阻的一端连接所述主栅极区，另一端连接所述栅极圈。由于该栅电阻由至少两个分电阻并联，当其中一个分电阻发生损坏，其他分电阻仍能够正常工作，在主栅极区和栅极圈之间传递信号。因此，该栅电阻避免了现有技术中的由于单个电阻串联带来的由于电阻损坏，芯片就面临损坏的风险。
-
Patent Agency Ranking
公开(公告)号：CN105261564A
公开(公告)日：2016-01-20
申请号：CN201510740775.7
申请日：2015-11-04
Applicant: 株洲南车时代电气股份有限公司
IPC: H01L21/331 , H01L29/06
Abstract: 本发明公开了一种逆导IGBT的制备方法，属于半导体功率器件技术领域，解决了传统的制备方法工艺难度大，生产效率低的技术问题。该方法包括：在衬底内形成第一导电类型的缓冲层；通过构图工艺在所述衬底背面形成掺有第一导电类型离子的第一电介质图形和掺有第二导电类型离子的第二电介质图形；对所述衬底正面进行处理，形成逆导IGBT正面结构，在形成正面结构的热处理过程中，所述缓冲层在所述衬底中完成推进，所述第一电介质图形中的第一导电类型离子扩散入所述衬底中形成第一导电类型区域，所述第二电介质图形中的第二导电类型离子扩散入所述衬底中形成第二导电类型区域；在所述衬底背面形成金属层。
-
公开(公告)号：CN103325838B
公开(公告)日：2015-07-15
申请号：CN201310259232.4
申请日：2013-06-26
Applicant: 株洲南车时代电气股份有限公司
IPC: H01L29/78 , H01L29/739 , H01L21/336 , H01L21/331
Abstract: 本发明提供了一种功率半导体芯片及其制备方法，该功率半导体芯片是由N个元胞单元并联形成的。其中，至少一个所述元胞单元上包括位于元胞单元外围的金属硅化物层，该金属硅化物层至少位于元胞单元的多晶硅层的外围区域的上方，该金属硅化物层功能上可以作为栅电阻，该栅电阻将芯片元胞单元的结构包围起来，实现了栅电阻的元胞级并联，提高了元胞级的开关控制能力，改善了芯片的均流特性。
-
公开(公告)号：CN102969243B
公开(公告)日：2015-04-22
申请号：CN201210521271.2
申请日：2012-12-07
Applicant: 株洲南车时代电气股份有限公司
IPC: H01L21/331
Abstract: 本发明公开了一种平面栅型IGBT芯片制作方法，先进行正面处理，对半导体衬底进行第二N型载流子埋层的注入、退火；进行第一N型载流子埋层注入窗口刻蚀、注入、退火；对第一N型载流子埋层进行刻蚀；去除半导体衬底表面的氧化层；在第一N型载流子埋层外表面进行绝缘材料沉积，对沉积绝缘材料进行光刻与刻蚀，形成介质埋层；完成余下的正面处理工艺；再进行背面处理，将背面部分减薄至所需厚度；N缓冲层区注入、掺杂与推进、退火；P+集电极区注入、掺杂与推进、退火；制作集电极金属电极。本发明降低了IGBT芯片的导通压降，优化了与关断损耗的折中关系，实现了更低的功耗，从而提高了IGBT芯片的功率密度、工作结温和可靠性。
-
公开(公告)号：CN104157684A
公开(公告)日：2014-11-19
申请号：CN201410421724.3
申请日：2014-08-25
Applicant: 株洲南车时代电气股份有限公司
IPC: H01L29/739 , H01L29/06
Abstract: 本发明提供了一种沟槽栅IGBT芯片，包括：位于衬底表面上方的第二多晶硅层和栅极区，所述衬底与所述第二多晶硅层之间通过绝缘层隔离；其中，所述第二多晶硅层包括第一多晶硅子层和第二多晶硅子层；所述第一多晶硅子层用于将常规栅极对应的沟槽内的第一多晶硅层引出到衬底表面；所述第一多晶硅子层还用于实现所述第二多晶硅子层与栅极区连接；所述第二多晶硅子层用于根据预设条件选择性地将虚栅极对应沟槽内的第一多晶硅层引出到衬底表面。因此，该IGBT芯片的制备方法方便、简单、可调性强且不增加工艺成本。
-
公开(公告)号：CN103311283A
公开(公告)日：2013-09-18
申请号：CN201310259231.X
申请日：2013-06-26
Applicant: 株洲南车时代电气股份有限公司
IPC: H01L29/423 , H01L23/64
CPC classification number: H01L2924/0002 , H01L2924/00
Abstract: 一种功率半导体芯片栅电阻，所述栅电阻位于芯片的栅电阻区内，所述栅电阻区位于主栅极区和栅极圈之间，所述主栅极区和所述栅极圈位于芯片元胞区内，且所述栅极圈包围所述主栅极区，所述栅电阻至少包括两个分电阻，每个所述分电阻的一端连接所述主栅极区，另一端连接所述栅极圈。由于该栅电阻由至少两个分电阻并联，当其中一个分电阻发生损坏，其他分电阻仍能够正常工作，在主栅极区和栅极圈之间传递信号。因此，该栅电阻避免了现有技术中的由于单个电阻串联带来的由于电阻损坏，芯片就面临损坏的风险。
-
-
-
-
-
-
-
-
-
Search Results
100
records
(took 0.06 seconds)
