公开(公告)号：CN1374700A

公开(公告)日：2002-10-16

申请号：CN02106749.X

申请日：2002-03-06

Applicant: 株式会社东芝

Inventor： 松永泰彦 ,  八重樫利武 ,  荒井史隆 ,  白田理一郎

IPC: H01L27/115 ,  H01L27/112 ,  G11C16/00

CPC classification number: G11C16/0483 ,  G11C16/10

Abstract: 防止误写入的非易失性半导体存储装置。多个存储器晶体管串联,两端分别通过选择栅极晶体管连接到位线和公用源极线上构成NAND单元。给NAND单元的被选中的存储器晶体管的控制栅极加上写入电压Vpgm进行写入,给其两邻的非被选存储器晶体管的控制栅极加上Vss。在该写入动作中,在选中从位线BL一侧算起的第2号存储器晶体管时,给从位线BL一侧算起的第1号和第3号以后的非被选存储器晶体管的控制栅极加上中间电压。

公开(公告)号：CN1201402C

公开(公告)日：2005-05-11

申请号：CN02106749.X

申请日：2002-03-06

Applicant: 株式会社东芝

Inventor： 松永泰彦 ,  八重樫利武 ,  荒井史隆 ,  白田理一郎

IPC: H01L27/115 ,  H01L27/112 ,  G11C16/00

CPC classification number: G11C16/0483 ,  G11C16/10

Abstract: 防止误写入的非易失性半导体存储装置。多个存储器晶体管串联，两端分别通过选择栅极晶体管连接到位线和公用源极线上构成NAND单元。给NAND单元的被选中的存储器晶体管的控制栅极加上写入电压Vpgm进行写入，给其两邻的非被选存储器晶体管的控制栅极加上Vss。在该写入动作中，在选中从位线BL一侧算起的第2号存储器晶体管时，给从位线BL一侧算起的第1号和第3号以后的非被选存储器晶体管的控制栅极加上中间电压。