公开(公告)号：CN1267997C

公开(公告)日：2006-08-02

申请号：CN02156071.4

申请日：2002-12-13

Applicant: 株式会社东芝

Inventor： 田浦忠行 ,  渥美滋 ,  前田修治

IPC: H01L27/10 ,  G11C11/34 ,  G11C16/00

CPC classification number: G11C29/81

Abstract: 一种半导体存储器件：具备分别把多个存储单元排列起来构成的多个存储单元块；设置在上述每个单元块中的第1冗余单元阵列；对应上述多个存储单元块的冗余单元块；设置在上述冗余单元块内的第2冗余单元阵列；具有存储存储单元块内的缺陷单元阵列的地址的第1地址存储电路和对该所存储的地址信号和来自外部的地址信号进行比较并输出用第1冗余单元阵列置换上述缺陷单元阵列的置换信号的第1地址检测电路的第1缺陷补救电路；具有存储多个存储单元块的缺陷块地址的第2地址存储电路和对该所存储的地址信号和来自外部的地址信号进行比较并输出用冗余单元块置换缺陷块的置换信号的第2地址检测电路的第2缺陷补救电路；第1缺陷补救电路具有这样的门电路：当存储在第2地址存储电路中的地址信号与来自外部的地址信号不同时，使从第1地址检测电路输出的置换信号有效后输出，当存储在第2地址存储电路中的地址信号与来自外部的地址信号一致时，使从冗余单元块内的第2冗余单元阵列读出的置换信号有效后输出。

公开(公告)号：CN1438707A

公开(公告)日：2003-08-27

申请号：CN02156071.4

申请日：2002-12-13

Applicant: 株式会社东芝

Inventor： 田浦忠行 ,  渥美滋 ,  前田修治

IPC: H01L27/10 ,  G11C11/34 ,  G11C16/00

CPC classification number: G11C29/81

Abstract: 半导体存储器件具备：多个存储单元构成的多个单元块；设置在每一个单元块中补救缺陷存储单元阵列的第1冗余单元阵列；补救缺陷块的冗余单元块；设置在冗余单元块内用来补救缺陷单元阵列的第2冗余单元阵列；具有存储正规单元块内缺陷单元阵列地址的第1地址存储电路及比较地址信号后输出置换信号的第1地址检测电路的第1缺陷补救电路；具有存储正规单元块内缺陷块地址的第2地址存储电路，和比较地址信号后输出置换信号的第2地址检测电路的第2缺陷补救电路，第1缺陷补救电路构成为在第2缺陷补救电路不能执行时使从第1地址检测电路输出的置换信号成为有效后输出，否则使从冗余单元块内的第2冗余单元阵列读出的置换信号成为有效后输出。