公开(公告)号：CN102157433A

公开(公告)日：2011-08-17

申请号：CN201110056311.6

申请日：2011-03-10

Applicant: 杭州电子科技大学

Inventor： 张海鹏 ,  许生根 ,  吴倩倩 ,  孔令军 ,  汪洋 ,  赵伟立 ,  刘怡新

IPC: H01L21/762 ,  H01L21/336

Abstract: 本发明涉及一种具有p埋层的纵向沟道SOI nLDMOS器件单元的制作方法。现有方法制作的SOI nLDMOS器件严重制约了器件的纵向耐压性能和横向耐压性能，而且器件自加热效应严重、耐高温特性和热稳定性差。本发明方法在具有p型埋层的SOI厚膜材料上采用十次光刻制作具有p型埋层纵向沟道SOI nLDMOS器件，该器件在阻断态漏源极之间加高电压时，形成的耗尽层将承受绝大部分纵向耐压，从而提高了器件的纵向耐压性能，同时明显降低了器件自加热效应，改善了器件的耐高温特性和热稳定性，能够进一步减小系统体积、重量，节省资源、降低能耗和保护环境。

公开(公告)号：CN102130061B

公开(公告)日：2012-12-05

申请号：CN201110001092.1

申请日：2011-01-05

Applicant: 杭州电子科技大学

Inventor： 张海鹏 ,  许生根 ,  陈波 ,  李浩

IPC: H01L21/8238 ,  H01L21/762 ,  H01L21/336

Abstract: 本发明涉及一种制作集成双纵向沟道SOI LDMOS器件的方法。现有方法制作的SOI LDMOS器件没有双纵向沟道结构及与之对应的优异性能。本发明通过采用沟槽刻蚀技术实现双纵向槽栅结构、台阶式沟槽漏极结构，阱掺杂调整为逆向掺杂分布的离子注入阱和阱欧姆接触掺杂工艺，在n+源区掺杂的同时进行栅极和漏极掺杂的方法来实现。本方法采用现有SOI CMOS VLSI工艺技术，在稍微增加工艺复杂度与工艺成本条件下，使集成功率与射频SOI LDMOS器件的电学与热学性能得到显著改善，有利于节省资源、能源和保护环境。

公开(公告)号：CN102157561B

公开(公告)日：2012-05-23

申请号：CN201110056314.X

申请日：2011-03-10

Applicant: 杭州电子科技大学

Inventor： 张海鹏 ,  许生根 ,  刘怡新 ,  吴倩倩 ,  孔令军 ,  汪洋 ,  赵伟立

IPC: H01L29/78 ,  H01L29/06

Abstract: 本发明涉及一种具有p埋层的纵向沟道SOInLDMOS器件单元。现有产品限制了器件结构与电学特性的改善。本发明包括p型半导体衬底、隐埋氧化层、p型埋层区、n型轻掺杂漂移区、p型阱区、p型欧姆接触区、n型源区、纵向栅氧化层、n型缓冲区、n型漏区、场氧区、纵向n型多晶硅栅极和金属电极引线。器件上部设置有深沟槽纵向栅氧化层、两个场氧化层、纵向n型多晶硅栅极以及金属层。本发明在n型轻掺杂漂移区与隐埋氧化层之间引入p型埋层区，当器件处于正向阻断态且漏源之间存在高压时，形成的反向偏置pn结能够承受器件绝大部分纵向耐压，提高了器件的纵向耐压性能，改善了器件电学特性的热稳定性、耐高温特性和器件的散热特性。

公开(公告)号：CN102176469A

公开(公告)日：2011-09-07

申请号：CN201110056338.5

申请日：2011-03-10

Applicant: 杭州电子科技大学

Inventor： 张海鹏 ,  许生根 ,  赵伟立 ,  刘怡新 ,  吴倩倩 ,  孔令军 ,  汪洋

IPC: H01L29/78 ,  H01L29/06

Abstract: 本发明涉及一种具有p埋层的SOI nLDMOS器件单元。现有产品限制了器件结构与电学特性的改善。本发明中隐埋氧化层上下两侧分别设置p埋层区和p型半导体衬底，p埋层区上设置n型轻掺杂漂移区，轻掺杂漂移区顶部两侧分别设置p型阱区和n型缓冲区，阱区中设置n+型源区和p+型欧姆接触区，缓冲区中设置n+型漏区。器件上部设置有栅氧化层、两个场氧化层、n型多晶硅栅极以及金属层。当器件处于阻断态时，本发明器件n型轻掺杂漂移区与p埋层区之间形成的反向偏置pn结能够承受器件绝大部分纵向耐压，大大拓展了器件横向耐压性能的改善空间，同时薄埋氧层更有利于器件的散热，有助于明显提高器件最高环境工作温度、降低器件散热要求。

公开(公告)号：CN102157383A

公开(公告)日：2011-08-17

申请号：CN201110056312.0

申请日：2011-03-10

Applicant: 杭州电子科技大学

Inventor： 张海鹏 ,  许生根 ,  赵伟立 ,  刘怡新 ,  吴倩倩 ,  孔令军 ,  汪洋

IPC: H01L21/336 ,  H01L21/8238

Abstract: 本发明涉及一种具有P埋层的SOI nLDMOS器件单元的制作方法。现有方法制作的SOI nLDMOS器件严重影响了器件的耐压性能，而且影响了器件的散热。本发明通过采用具有P埋层的SOI厚膜材料上经过九次光刻，制造具有P埋层的SOI nLDMOS器件。制作的器件在阻断态漏极加高电压时，N型顶层硅膜与P型埋层之间的反向偏置PN结所形成的耗尽层将承受绝大部分耐压，从而提高了器件的纵向耐压性能，打破纵向耐压过低限制横向耐压改进的瓶颈；同时薄的埋氧层有利于器件的散热，有效的减轻了自加热效应。本发明方法使集成功率与射频SOI nLDMOS器件的电学与热学性能得到显著改善，有利于节省资源、能源和保护环境。

公开(公告)号：CN102130061A

公开(公告)日：2011-07-20

申请号：CN201110001092.1

申请日：2011-01-05

Applicant: 杭州电子科技大学

Inventor： 张海鹏 ,  许生根 ,  陈波 ,  李浩

IPC: H01L21/8238 ,  H01L21/762 ,  H01L21/336

Abstract: 本发明涉及一种制作集成双纵向沟道SOI LDMOS器件的方法。现有方法制作的SOI LDMOS器件没有双纵向沟道结构及与之对应的优异性能。本发明通过采用沟槽刻蚀技术实现双纵向槽栅结构、台阶式沟槽漏极结构，阱掺杂调整为逆向掺杂分布的离子注入阱和阱欧姆接触掺杂工艺，在n+源区掺杂的同时进行栅极和漏极掺杂的方法来实现。本方法采用现有SOI CMOSVLSI工艺技术，在稍微增加工艺复杂度与工艺成本条件下，使集成功率与射频SOI LDMOS器件的电学与热学性能得到显著改善，有利于节省资源、能源和保护环境。

公开(公告)号：CN102157561A

公开(公告)日：2011-08-17

申请号：CN201110056314.X

申请日：2011-03-10

Applicant: 杭州电子科技大学

Inventor： 张海鹏 ,  许生根 ,  刘怡新 ,  吴倩倩 ,  孔令军 ,  汪洋 ,  赵伟立

IPC: H01L29/78 ,  H01L29/06

Abstract: 本发明涉及一种具有p埋层的纵向沟道SOI nLDMOS器件单元。现有产品限制了器件结构与电学特性的改善。本发明包括p型半导体衬底、隐埋氧化层、p型埋层区、n型轻掺杂漂移区、p型阱区、p型欧姆接触区、n型源区、纵向栅氧化层、n型缓冲区、n型漏区、场氧区、纵向n型多晶硅栅极和金属电极引线。器件上部设置有深沟槽纵向栅氧化层、两个场氧化层、纵向n型多晶硅栅极以及金属层。本发明在n型轻掺杂漂移区与隐埋氧化层之间引入p型埋层区，当器件处于正向阻断态且漏源之间存在高压时，形成的反向偏置pn结能够承受器件绝大部分纵向耐压，提高了器件的纵向耐压性能，改善了器件电学特性的热稳定性、耐高温特性和器件的散热特性。

公开(公告)号：CN102097482A

公开(公告)日：2011-06-15

申请号：CN201010617144.3

申请日：2010-12-31

Applicant: 杭州电子科技大学

Inventor： 张海鹏 ,  许生根 ,  陈波 ,  李浩

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/762 ,  H01L21/768

Abstract: 本发明涉及一种集成双纵向沟道SOI LDMOS器件单元。现有产品限制了器件结构与电学特性的改善。本发明中隐埋氧化层将半导体基片分为半导体衬底和轻掺杂漂移区，轻掺杂漂移区两侧分别设置LDMOS的缓冲区和第一低阻多晶硅栅，第一低阻多晶硅栅与轻掺杂漂移区之间设置有纵向栅氧化层。在轻掺杂漂移区顶部设置有阱区和槽氧区，阱区内设置有两个源极和欧姆接触区，槽氧区内嵌入第二低阻多晶硅栅。器件上部设置有三个场氧化层以及金属层。本发明在阱区与漂移区间引入浅槽栅，增加一条纵向导电沟道，提高了器件的跨导和通态电流，降低了通态电阻和通态压降，从而降低了通态功耗，改善了器件的耐高温特性和耐压性能，提高了器件的可靠性。

公开(公告)号：CN102157383B

公开(公告)日：2012-09-05

申请号：CN201110056312.0

申请日：2011-03-10

Applicant: 杭州电子科技大学

Inventor： 张海鹏 ,  许生根 ,  赵伟立 ,  刘怡新 ,  吴倩倩 ,  孔令军 ,  汪洋

IPC: H01L21/336 ,  H01L21/8238

Abstract: 本发明涉及一种具有P埋层的SOInLDMOS器件单元的制作方法。现有方法制作的SOInLDMOS器件严重影响了器件的耐压性能，而且影响了器件的散热。本发明通过采用具有P埋层的SOI厚膜材料上经过九次光刻，制造具有P埋层的SOInLDMOS器件。制作的器件在阻断态漏极加高电压时，N型顶层硅膜与P型埋层之间的反向偏置PN结所形成的耗尽层将承受绝大部分耐压，从而提高了器件的纵向耐压性能，打破纵向耐压过低限制横向耐压改进的瓶颈；同时薄的埋氧层有利于器件的散热，有效的减轻了自加热效应。本发明方法使集成功率与射频SOInLDMOS器件的电学与热学性能得到显著改善，有利于节省资源、能源和保护环境。

公开(公告)号：CN102097482B

公开(公告)日：2012-07-18

申请号：CN201010617144.3

申请日：2010-12-31

Applicant: 杭州电子科技大学

Inventor： 张海鹏 ,  许生根 ,  陈波 ,  李浩

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/762 ,  H01L21/768

Abstract: 本发明涉及一种集成双纵向沟道SOILDMOS器件单元。现有产品限制了器件结构与电学特性的改善。本发明中隐埋氧化层将半导体基片分为半导体衬底和轻掺杂漂移区，轻掺杂漂移区两侧分别设置LDMOS的缓冲区和第一低阻多晶硅栅，第一低阻多晶硅栅与轻掺杂漂移区之间设置有纵向栅氧化层。在轻掺杂漂移区顶部设置有阱区和槽氧区，阱区内设置有两个源极和欧姆接触区，槽氧区内嵌入第二低阻多晶硅栅。器件上部设置有三个场氧化层以及金属层。本发明在阱区与漂移区间引入浅槽栅，增加一条纵向导电沟道，提高了器件的跨导和通态电流，降低了通态电阻和通态压降，从而降低了通态功耗，改善了器件的耐高温特性和耐压性能，提高了器件的可靠性。