-
公开(公告)号：CN111684604B
公开(公告)日：2023-08-18
申请号：CN201980011408.X
申请日：2019-07-01
Applicant: 富士电机株式会社
IPC: H01L29/739 , H01L21/8234 , H01L27/06 , H01L29/12 , H01L29/78 , H01L29/861 , H01L29/868
Abstract: 提供一种半导体装置，其具备设置有晶体管部的半导体基板，晶体管部中的半导体基板具备：第一导电型的漂移区、设置于漂移区与半导体基板的上表面之间且掺杂浓度高于漂移区的第一导电型的积累区、设置于半导体基板的下表面与漂移区之间的第二导电型的集电区、以及从半导体基板的上表面起设置到比积累区深的位置并在半导体基板的上表面沿预先设定的延伸方向延伸而设置且沿与延伸方向正交的排列方向排列的多个栅极沟槽部和多个虚设沟槽部，晶体管部具有包括栅极沟槽部的第一区域和在排列方向上的单位长度内配置的虚设沟槽部的数量比第一区域多的第二区域。
-
公开(公告)号：CN110164966B
公开(公告)日：2025-02-28
申请号：CN201811588060.4
申请日：2018-12-25
Applicant: 富士电机株式会社
Abstract: 本发明提供一种半导体装置，期望在RC‑IGBT的FWD区域中流通反向恢复电流的情况下，FWD区域不被破坏。半导体装置在一个半导体基板具有多个晶体管区域和多个二极管区域，具备：多个晶体管区域以及多个二极管区域，其分别从有源区域的一个端缘延伸至另一端缘；第一导电型的焊盘用阱区域，其与矩形环状的栅极流道区域接触，且设于栅极流道区域的内侧；第一导电型的集电极区域，其设于半导体基板的下表面侧，且至少设于晶体管区域；以及第二导电型的阴极区域，其设于半导体基板的下表面侧，且设于多个二极管区域，焊盘用阱区域的在与多个晶体管区域以及多个二极管区域的延伸方向正交的排列方向上的端部沿延伸方向延伸，在焊盘用阱区域的端部的下方设有集电极区域。
-
公开(公告)号：CN111684604A
公开(公告)日：2020-09-18
申请号：CN201980011408.X
申请日：2019-07-01
Applicant: 富士电机株式会社
IPC: H01L29/739 , H01L21/8234 , H01L27/06 , H01L29/12 , H01L29/78 , H01L29/861 , H01L29/868
Abstract: 在IGBT等中提高导通时的空穴的抽出性。提供一种半导体装置，其具备设置有晶体管部的半导体基板，晶体管部中的半导体基板具备：第一导电型的漂移区、设置于漂移区与半导体基板的上表面之间且掺杂浓度高于漂移区的第一导电型的积累区、设置于半导体基板的下表面与漂移区之间的第二导电型的集电区、以及从半导体基板的上表面起设置到比积累区深的位置并在半导体基板的上表面沿预先设定的延伸方向延伸而设置且沿与延伸方向正交的排列方向排列的多个栅极沟槽部和多个虚设沟槽部，晶体管部具有包括栅极沟槽部的第一区域和在排列方向上的单位长度内配置的虚设沟槽部的数量比第一区域多的第二区域。
-
公开(公告)号：CN110164966A
公开(公告)日：2019-08-23
申请号：CN201811588060.4
申请日：2018-12-25
Applicant: 富士电机株式会社
IPC: H01L29/739 , H01L29/861 , H01L27/07 , H01L29/08 , H01L29/10
Abstract: 本发明提供一种半导体装置，期望在RC-IGBT的FWD区域中流通反向恢复电流的情况下，FWD区域不被破坏。半导体装置在一个半导体基板具有多个晶体管区域和多个二极管区域，具备：多个晶体管区域以及多个二极管区域，其分别从有源区域的一个端缘延伸至另一端缘；第一导电型的焊盘用阱区域，其与矩形环状的栅极流道区域接触，且设于栅极流道区域的内侧；第一导电型的集电极区域，其设于半导体基板的下表面侧，且至少设于晶体管区域；以及第二导电型的阴极区域，其设于半导体基板的下表面侧，且设于多个二极管区域，焊盘用阱区域的在与多个晶体管区域以及多个二极管区域的延伸方向正交的排列方向上的端部沿延伸方向延伸，在焊盘用阱区域的端部的下方设有集电极区域。
-
-
-
Search Results
4
records
(took 0.016 seconds)
