公开(公告)号：CN101425540A

公开(公告)日：2009-05-06

申请号：CN200810176674.1

申请日：2006-04-14

Applicant: 夏普株式会社

Inventor： 濑良田刚 ,  榎本修治

IPC: H01L29/78 ,  H01L29/41 ,  H01L29/423 ,  H01L27/088 ,  H01L21/336 ,  H01L21/28 ,  H01L21/8234

CPC classification number: H01L21/823468 ,  H01L21/823418 ,  H01L21/823443

Abstract: 经由栅极绝缘膜3在半导体衬底1的上方形成栅电极10，该栅电极10具有形成于栅电极10顶表面上的第一绝缘层5。在半导体衬底1上，以覆盖栅电极10的侧壁和第一绝缘层5顶表面这样的方式形成第二绝缘层7。为了在栅电极10的侧壁上形成侧壁间隔物11以及暴露出元件区的表面，回蚀刻第二绝缘层7。将第一绝缘层5移离栅电极10的表面。在半导体衬底1的表面上，以覆盖栅电极10的顶表面和源－漏区1b表面这样的方式形成高熔点金属膜8，且其后，进行退火由此硅化栅电极10的顶表面和源－漏区1b的表面，以形成硅化层9。根据本发明，即使栅电极的高度制作得低，也能防止栅电极和源－漏区之间的短路。

公开(公告)号：CN100501948C

公开(公告)日：2009-06-17

申请号：CN200610075212.1

申请日：2006-04-14

Applicant: 夏普株式会社

Inventor： 濑良田刚 ,  榎本修治

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L21/823468 ,  H01L21/823418 ,  H01L21/823443

Abstract: 经由栅极绝缘膜3在半导体衬底1的上方形成栅电极10，该栅电极10具有形成于栅电极10顶表面上的第一绝缘层5。在半导体衬底1上，以覆盖栅电极10的侧壁和第一绝缘层5顶表面这样的方式形成第二绝缘层7。为了在栅电极10的侧壁上形成侧壁间隔物11以及暴露出元件区的表面，回蚀刻第二绝缘层7。将第一绝缘层5移离栅电极10的表面。在半导体衬底1的表面上，以覆盖栅电极10的顶表面和源-漏区1b表面这样的方式形成高熔点金属膜8，且其后，进行退火由此硅化栅电极10的顶表面和源-漏区1b的表面，以形成硅化层9。根据本发明，即使栅电极的高度制作得低，也能防止栅电极和源-漏区之间的短路。

公开(公告)号：CN1848392A

公开(公告)日：2006-10-18

申请号：CN200610075212.1

申请日：2006-04-14

Applicant: 夏普株式会社

Inventor： 濑良田刚 ,  榎本修治

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L21/823468 ,  H01L21/823418 ,  H01L21/823443

Abstract: 经由栅极绝缘膜3在半导体衬底1的上方形成栅电极10，该栅电极10具有形成于栅电极10顶表面上的第一绝缘层5。在半导体衬底1上，以覆盖栅电极10的侧壁和第一绝缘层5顶表面这样的方式形成第二绝缘层7。为了在栅电极10的侧壁上形成侧壁间隔物11以及暴露出元件区的表面，回蚀刻第二绝缘层7。将第一绝缘层5移离栅电极10的表面。在半导体衬底1的表面上，以覆盖栅电极10的顶表面和源－漏区1b表面这样的方式形成高熔点金属膜8，且其后，进行退火由此硅化栅电极10的顶表面和源－漏区1b的表面，以形成硅化层9。根据本发明，即使栅电极的高度制作得低，也能防止栅电极和源－漏区之间的短路。