一种基于LabVIEW快速封装VivadoIP核的方法

    公开(公告)号:CN117807936A

    公开(公告)日:2024-04-02

    申请号:CN202311839801.2

    申请日:2023-12-29

    Abstract: 本发明属于计算机技术领域,具体涉及一种基于LabVIEW快速封装VivadoIP核的方法,包括以下步骤,S1:安装LabVIEW FPGA IP Export Utility插件,并下载LabVIEW 2020FPGA Module和LabVIEW 2020FPGA Compilation Tool for Vivado,S2:安装设备终端驱动,S3:创建并编译用于IP导出的VI,S4:在程序规范中选择新建下的compilation,并依次填写生产名称和顶层VI,S5:在新的程序规范中选择Export VI to Netlist File,S6:导出后缀为.dcp和.vhd文件,在Vivado软件上进行验证是否成功,所述S1中,使用LabVIEW FPGA IP Export Utility前,需要先安装LabVIEW FPGA模块。本发明一方面降低了对开发者掌握能力的要求,即只需要掌握LabVIEW的图形化编程,而不需要对硬件描述语言和高层次综合的熟练运用,另一方面节约了验证IP核正确性的时间资源,即我们可以在LabVIEW中编译运行成功之后进行导出IP核。

    一种利用压扩技术的叠加式导频OTFS信号降低PAPR的方法

    公开(公告)号:CN117978607A

    公开(公告)日:2024-05-03

    申请号:CN202410213052.0

    申请日:2024-02-27

    Inventor: 韩帅 王雨 乔俊博

    Abstract: 本发明属于信号处理技术领域,具体涉及一种利用压扩技术的叠加式导频OTFS信号降低PAPR的方法,包括步骤:第一步:生成具有高带宽和多时隙的高分辨率的时延‑多普勒域信号帧,设定为DD域信号;第二步:对具有高分辨率特征的DD域信号,定义为OTFS信号,进行IFFT变换,生成时域信号s(t);第三步:对生成的时域信号s(t)进行削波,并获取削波后信号和削波噪声;第四步:对削波噪声进行μ律压缩,获取压缩后的削波噪声;第五步:将压缩后的削波噪声与削波后的信号进行合并,得到发射信号。本发明能够获取削波后信号和削波噪声,并适应进行μ律压缩,可快速得到发射信号,运算程度大大降低,这种方法的复杂度要比基于削波滤波的方案大大降低。

    CCSDS标准下的基于Verilog的多码率LDPC编码器及编码方法

    公开(公告)号:CN119906438A

    公开(公告)日:2025-04-29

    申请号:CN202411919407.4

    申请日:2024-12-25

    Abstract: 本发明提出CCSDS标准下的基于Verilog的多码率LDPC编码器及编码方法,属于信息编码技术领域,解决了LDPC码编码器的存储空间浪费以及编码器存储生成矩阵资源的消耗高的问题,LDPC编码器包括控制模块、存储模块、循环移位模块、校验位计算模块以及码字寄存器模块;本发明通过实现多码率LDPC码编码器的设计和构造,提高LDPC码编码器的灵活性,更有利于在实际应用中实现编码,同时,本发明能够节省LDPC码编码器的存储空间,节省存储资源,有利于深空环境下卫星编码器的实现。

Patent Agency Ranking