-
公开(公告)号：CN117032562A
公开(公告)日：2023-11-10
申请号：CN202310843038.4
申请日：2023-07-11
Applicant: 南京大学
Abstract: 本发明公开了一种基于光电存算一体单元的写入装置及其方法。该装置包括缓存模块、数据处理模块、配置模块、阵列单元控制模块、光电存算一体单元阵列、读出模块、异常中断模块和全局控制模块；缓存模块分别与数据处理模块、异常中断模块和全局控制模块相连，数据处理模块分别与缓存模块、配置模块、读出模块和全局控制模块相连，配置模块分别与数据处理模块、阵列单元控制模块、异常中断模块和全局控制模块相连，阵列单元控制模块分别与配置模块、全局控制模块和光电存算一体单元阵列相连，读出模块分别与数据处理模块、全局控制模块和光电存算一体单元阵列相连。本发明可以实现数据的高效写入，精简配置环节，降低数据写入误差。
-
公开(公告)号：CN113962378A
公开(公告)日：2022-01-21
申请号：CN202111111705.7
申请日：2021-09-23
Applicant: 南京大学
Abstract: 本发明公开了一种基于RS数据流的卷积硬件加速器及其方法。该加速器包括片外DDR存储器；片上缓存模块，用于存储从片外DDR存储器读取的原始图像数据、卷积核权重数据和卷积计算中间结果；DDR控制器，用于控制片外DDR存储器与片上缓存模块的数据交互；数据分发模块，用于根据当前计算配置信息和光电计算模块的计算规律将需要的权重与激励数据传送给光电计算模块；光电计算模块，用于完成各层网络的卷积运算；结果收集模块，用于接收光电计算模块的卷积结果，并将结果拼接，得到下一层的输入，或者将拼接结果存储到片外DDR存储器中。本发明基于RS数据流方式进行卷积运算，最大化数据重用，降低了对片外DDR的访问，提高了能效。
-
公开(公告)号：CN116306854A
公开(公告)日：2023-06-23
申请号：CN202310320560.4
申请日：2023-03-29
Applicant: 南京大学
IPC: G06N3/063 , G06F18/24 , G06N3/04 , G06N3/0499 , G06N3/047
Abstract: 本发明提供了一种基于光电存算一体器件的transformer神经网络加速装置及其方法。该装置包括：(1)编码模块包括：多头注意力计算子模块，用于对输入向量执行多头注意力计算操作；前馈全连接层子模块，用于执行全连接操作以及线性整流操作；加法单元，用于将上级模块中的输入向量与输出向量相加；归一化子模块，用于对来自加法单元的输入向量执行归一化操作；(2)译码模块包括：多头注意力计算子模块、前馈全连接层子模块、加法单元和归一化子模块；(3)分类预测模块，用于对上级模块输出的一维向量执行全连接操作，并执行分类输出操作。本发明的装置能够加速实现transformer神经网络，还能够极大地降低硬件架构的功耗、面积以及计算延迟。
-
公开(公告)号：CN115688895A
公开(公告)日：2023-02-03
申请号：CN202211353397.3
申请日：2022-11-01
Applicant: 南京大学
IPC: G06N3/063 , G06N3/0464 , G06N3/08
Abstract: 本发明公开了一种卷积神经网络的比特分割方法及装置。该方法的步骤包括：步骤1，对神经网络模型进行量化，将数据类型为32位浮点数的输入数据量化为8位定点数的数据类型；步骤2，将步骤1得到的高精度量化结果分割为多条位路径进行传播；步骤3，来自每个比特的特征映射图被单独卷积，但权重参数相同；步骤4，将每个位路径的卷积结果累加起来，生成一个用于分类的特征图。本发明的方法应用在神经网络可使其所需的硬件资源大大减小，保持硬件友好特性，并提高运算速度。
-
公开(公告)号：CN118550504A
公开(公告)日：2024-08-27
申请号：CN202410714983.9
申请日：2024-06-04
Applicant: 南京大学
IPC: G06F7/72
Abstract: 本发明提供了一种基‑2低延迟蒙哥马利模乘ASIC模块及其方法。其模块包括：顶层收发模块，用于获取第一输入变量A、第二输入变量B、模数N以及来自5‑2CSA核心计算单元模块的中间结果S’，并控制MMM控制迭代模块及5‑2CSA核心计算单元模块进行计算，得到蒙哥马利模乘结果S；5‑2CSA核心计算单元模块，用于接受顶层收发模块传输的第一输入变量A、第二输入变量B以及模数N，进行蒙哥马利模乘计算，并将得到的中间结果S’传输回顶层收发模块中；MMM控制迭代模块，用于控制5‑2CSA核心计算单元模块的蒙哥马利模乘计算的迭代过程。本发明优化了电路模块的面积开销，使实际运行中所需的时延和资源大大减少。
-
Patent Agency Ranking
公开(公告)号：CN116384456A
公开(公告)日：2023-07-04
申请号：CN202310320690.8
申请日：2023-03-29
Applicant: 南京大学
Abstract: 本发明提供了一种面向存算一体器件温漂特性的精度补偿装置及方法。该精度补偿装置包括上位机、补偿阵列模块、部分和补偿逻辑模块、温度传感模块、补偿阵列控制模块、ADC阵列和加法树，其中，补偿阵列模块，用于存储针对不同温度范围而训练得到的权重值，并对推理结果进行第一次补偿；部分和补偿逻辑模块，用于对加法树的输出结果进行采样和对推理结果进行第二次补偿。本发明可以解决存算一体器件权重随温度漂移而导致的向量矩阵乘法计算结果偏差、神经网络推理精度退化等问题，可适用于不同种类的存算一体器件，具有一定的通用性。
-
公开(公告)号：CN116049094A
公开(公告)日：2023-05-02
申请号：CN202310341643.1
申请日：2023-04-03
Applicant: 南京大学
Abstract: 本发明公开了一种基于光电存算一体单元的多阈值配置装置及其方法，属于光电探测领域和超大规模集成电路的数字信号处理领域。本发明装置包括缓存模块、配置模块、计算阵列、读出模块、排序模块和全局控制模块，缓存模块用于实现数据的存储、更新与分发；配置模块用于生成外部控制信号以控制计算阵列数据的写入与读出；计算阵列用于实现高精度存算功能；读出模块读出阵列存储的数据；排序模块用于生成阵列计算需要的数据格式；全局控制模块用于控制数据分发并定位当前配置状态。本发明的装置及方法基于光电存算一体单元可以实现多阈值的配置与计算工作，缩短实际写入所需的时间，降低器件写入带来的误差，减少配置环节，提高工作效率。
-
公开(公告)号：CN115130058A
公开(公告)日：2022-09-30
申请号：CN202210672628.0
申请日：2022-06-15
Applicant: 南京大学
Abstract: 本发明提供一种可配置和扩展的向量矩阵乘法装置及工作方法。该装置包括数据接收模块、数据解包模块、矩阵存储模块、矩阵输入模块、矩阵校验模块、矩阵乘法模块、数据打包模块、数据发送模块以及数据监测模块，数据接收模块依次与数据解包模块、矩阵输入模块、矩阵存储模块、数据打包模块、数据发送模块相连；数据解包模块还分别与矩阵校验模块和矩阵乘法模块相连；矩阵校验模块和矩阵乘法模块还分别与矩阵存储模块相连；数据监测模块分别与矩阵输入模块、矩阵存储模块、矩阵校验模块、矩阵乘法模块相连。本发明采用存算一体的设计，采用数字逻辑模拟电流的汇聚以及数模转换，实现乘累加操作，减少数据搬运和缩减存储器面积，可显著降低面积成本。
-
公开(公告)号：CN113933111B
公开(公告)日：2022-08-19
申请号：CN202111168017.4
申请日：2021-09-30
Applicant: 南京大学
IPC: G01N1/18
Abstract: 本发明提供了一种实现图像尺寸放大的上采样装置及其方法。其装置包括数据存储单元、数据传输单元、数据接收单元、卷积运算单元、读控制单元和写控制单元。本发明提供的实现图像上采样的方法，可以对不同尺寸图像、不同类型的图像进行处理，同时采用了流水化、模块化的思想，通过对处理的图像数据进行分块处理，重复使用分块中部分数据，例如分块的某一行及某一列，以避免卷积操作造成的图像的信息损失，提升了图像上采样的效果，也减少了硬件资源的开销。
-
公开(公告)号：CN118627566A
公开(公告)日：2024-09-10
申请号：CN202411104910.4
申请日：2024-08-13
Applicant: 南京大学
IPC: G06N3/067 , G06N3/065 , G06N3/045 , G06F18/25 , G06F18/2415 , G06F18/2431
Abstract: 本发明公开了一种加速ViT神经网络的异构存算装置及方法，属于硬件加速神经网络的领域。所述方法针对加速ViT神经网络的计算，利用光电存算一体器件阵列实现ViT神经网络中的固定数值的存储与运算，利用DRAM存算一体器件实现ViT神经网络中的不断变化的权重值的存储与运算，结合二者执行密集型矩阵向量乘运算的优势，减小器件面积的同时，还大幅缩减了运算单元反复访问片外存储导致的时间及功耗开销，从而加速了ViT神经网络的推理过程。
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.02 seconds)
