公开(公告)号：CN102110077B

公开(公告)日：2013-08-14

申请号：CN200910251519.6

申请日：2009-12-25

Applicant: 华东光电集成器件研究所

Inventor： 汪健 ,  刘小淮 ,  刘霞 ,  陈亚宁 ,  张瑾

IPC: G06F17/14

Abstract: 本发明属于半导体集成电路技术领域，特别涉及一种逆位序地址产生器，以解决16～1024点FFT运算中存储器地址的乱序问题，使得最终运算结果的数据输出是顺序的。逆位序地址产生器由专用译码逻辑单元、运算长度标识产生器单元、顺序中间地址产生单元和逆位序地址产生单元组成。其中顺序中间地址产生单元和逆位序地址产生单元均采用选择器构成，不仅在结构上比较简捷，而且在速度上也具有较大的优越性，并且硬件结构简单可以使用在不同的应用环境中，并取得了较好的实际效果。

公开(公告)号：CN102110077A

公开(公告)日：2011-06-29

申请号：CN200910251519.6

申请日：2009-12-25

Applicant: 华东光电集成器件研究所

Inventor： 汪健 ,  刘小淮 ,  刘霞 ,  陈亚宁 ,  张瑾

IPC: G06F17/14

Abstract: 本发明属于半导体集成电路技术领域，特别涉及一种逆位序地址产生器，以解决16～1024点FFT运算中存储器地址的乱序问题，使得最终运算结果的数据输出是顺序的。逆位序地址产生器由专用译码逻辑单元、运算长度标识产生器单元、顺序中间地址产生单元和逆位序地址产生单元组成。其中顺序中间地址产生单元和逆位序地址产生单元均采用选择器构成，不仅在结构上比较简捷，而且在速度上也具有较大的优越性，并且硬件结构简单可以使用在不同的应用环境中，并取得了较好的实际效果。

公开(公告)号：CN101420217A

公开(公告)日：2009-04-29

申请号：CN200810159233.0

申请日：2008-11-21

Applicant: 华东光电集成器件研究所

Inventor： 汪健 ,  吕江平 ,  李秋利 ,  张瑾 ,  王丽丽 ,  陈亚宁 ,  谢斌

IPC: H03K5/14 ,  H03L7/18

Abstract: 延时器，涉及一种集成电路元器件，包括一个由延迟单元串联构成的压控延迟线，以及一个用于控制压控延迟线电压的延迟锁相环电路。其中，压控延迟线是产生信号延迟的主要部件，通过延迟锁相环电路控制逻辑门电源电压，达到精确控制逻辑门的延时时间的目的。本发明具有体积小，延迟时间范围宽、功耗低、全温稳定性高、受电压影响小、精度高等特性，可广泛应用于通信设备、医疗电子、自动测试设备、PC外围器件等领域。