-
公开(公告)号：CN114386568A
公开(公告)日：2022-04-22
申请号：CN202111571289.9
申请日：2021-12-21
Applicant: 北京计算机技术及应用研究所
Abstract: 本发明涉及一种基于FPGA的卷积神经网络加速器，属于目标检测技术领域。该方法中，将所述卷积神经网络加速器设计为包括：主机：用于将输入图像数据及权重参数发送给PCIE DMA模块，以及从PCIE DMA模块接收输出结果；运算模块：用于对来自图像数据缓存模块的输入的图像数据和来自权重数据缓存模块的权重参数进行卷积、池化以及逻辑回归运算。本发明通过加速器设计，优化了硬件的能效比，保证了目标检测任务的实时性和稳定性。
-
公开(公告)号：CN119225758A
公开(公告)日：2024-12-31
申请号：CN202411248013.0
申请日：2024-09-06
Applicant: 北京计算机技术及应用研究所
IPC: G06F8/65 , G06F15/163 , G06F15/78
Abstract: 本发明涉及一种基于BPI接口逻辑实现FPGA在线升级的系统及方法，属于计算机技术领域。本发明针对FPGA需要远程在线升级应用场景，基于BPI接口的高并行性设计了FPGA在线升级系统及方法，能够实现更优性能的FPGA在线升级系统。
-
公开(公告)号：CN116756080A
公开(公告)日：2023-09-15
申请号：CN202310736899.2
申请日：2023-06-21
Applicant: 北京计算机技术及应用研究所
IPC: G06F15/78 , G06F12/0831 , G06F9/50 , G06F12/02 , G06F18/24
Abstract: 本发明涉及一种基于FPGA的TCPIP协议栈的实现方法，属于网络通信技术领域。本发明设计的一种由FPGA纯逻辑实现的TCP/IP协议栈，可与主流操作系统协议栈稳定通信，FPGA协议栈核心代码易于移植，与其它FPGA外围处理逻辑耦合性低；相比传统资源占用率高、性能低的软核轻量级协议栈，本发明的方案由纯逻辑实现，资源占用率低，性能高。
-
Patent Agency Ranking
公开(公告)号：CN119322761A
公开(公告)日：2025-01-17
申请号：CN202411319297.8
申请日：2024-09-22
Applicant: 北京计算机技术及应用研究所
Abstract: 本发明涉及一种基于FPGA的PCIe和SRIO接口通道数据转换系统及方法，属于数据转换技术领域。本发明兼容多种数据传输格式，使其不依赖于传输数据中的报文格式；并通过对传输头中的保留字段添加自定义的首包、中间包、尾包标志，实现对多种数据传输格式的支持，省略解析原本报文中的报文信息，减少了数据传输中的时间损耗，传输速率可达最大链路可支持速率的80％；且SRIO通道灵活，可支持多个单路SRIO接口通道。
-
公开(公告)号：CN113346978B
公开(公告)日：2022-07-12
申请号：CN202110563176.8
申请日：2021-05-24
Applicant: 北京计算机技术及应用研究所
Abstract: 本发明涉及一种异步串行LVDS高速稳定传输系统及方法，涉及数据传输技术领域。本发明在发送端对数据流用多项式进行加扰操作，使数据更具有随机性，对数据流用8b/10b编码，保证传输过程中0和1的平衡，通过控制字动态调整接收数据延迟和相位，能够保证接收数据的时序正确性，从而能够保证接收端采样数据的稳定性，利用本发明的异步串行LVDS高速稳定传输系统实现的LVDS接口链路速度最高达1.25G/s。
-
公开(公告)号：CN119254846A
公开(公告)日：2025-01-03
申请号：CN202411313613.0
申请日：2024-09-20
Applicant: 北京计算机技术及应用研究所
IPC: H04L69/08 , H04L67/133
Abstract: 本发明涉及一种基于XVC协议的国产FPGA的远程调试系统及方法，属于FPGA调试技术领域。本发明基于XVC(Xilinx Virtual Cable)协议设计了一种适用于国产FPGA的远程调试系统及方法，解决了FPGA远程在线调试及更新问题，优化了国产FPGA的设计调试流程。
-
公开(公告)号：CN114915604A
公开(公告)日：2022-08-16
申请号：CN202210561007.5
申请日：2022-05-23
Applicant: 北京计算机技术及应用研究所
Inventor： 侯运通 , 张红磊 , 龚清生 , 聂煜桐 , 邓硕 , 沈月峰 , 王吕大 , 杨帆 , 孙大东 , 陕振 , 徐海旭 , 濮约刚 , 张明庆 , 贾振华 , 赵明亮 , 王艳 , 李正坤
IPC: H04L49/90 , H04L49/901
Abstract: 本发明涉及一种基于FPGA的降低网络链路层拥塞的系统与方法，属于流量控制技术领域。本发明的系统中，所设计的DDR3SRAM的外部缓存大大减少了终端的MAC控制器收到暂停帧的次数，减少了网络的拥塞行为，使终端中的MAC控制器发送行为更加流畅。
-
公开(公告)号：CN113346978A
公开(公告)日：2021-09-03
申请号：CN202110563176.8
申请日：2021-05-24
Applicant: 北京计算机技术及应用研究所
Abstract: 本发明涉及一种异步串行LVDS高速稳定传输系统及方法，涉及数据传输技术领域。本发明在发送端对数据流用多项式进行加扰操作，使数据更具有随机性，对数据流用8b/10b编码，保证传输过程中0和1的平衡，通过控制字动态调整接收数据延迟和相位，能够保证接收数据的时序正确性，从而能够保证接收端采样数据的稳定性，利用本发明的异步串行LVDS高速稳定传输系统实现的LVDS接口链路速度最高达1.25G/s。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.031 seconds)
