-
公开(公告)号：CN103218338B
公开(公告)日：2015-10-07
申请号：CN201310086510.0
申请日：2013-03-19
Applicant: 中国科学院声学研究所
Abstract: 本发明公开了一种信号处理机系统实时多DSP调试系统，主要包括单板计算机、DSP信号处理板和其他板卡，其中单板计算机是信号处理机的主设备，具有控制、显示、数据存储功能，可通过VME总线与信号处理机的其他板卡进行通信；DSP信号处理板是信号处理机的从设备，用以实现大量的信号处理算法，主要由多个DSP和FPGA模块构成；其中，所述单板计算机通过VME总线将DSP程序传输到所述DSP信号处理板，然后由所述信号处理板上的FPGA模块通过HPI总线将程序加载到各个DSP。采用本发明提出的技术方案，可以实时的调试DSP程序，不会中断程序的运行，并且通过HPI接口调试DSP的方法，数据传输速率可以达到几百MB/s，与传统调试方法相比，提高了一个数量级，并可同时调试多个板卡的多个DSP。
-
公开(公告)号：CN103324596A
公开(公告)日：2013-09-25
申请号：CN201310086614.1
申请日：2013-03-19
Applicant: 中国科学院声学研究所
IPC: G06F13/40
Abstract: 本发明公开了一种基于X86体系结构处理器的VME单板计算机装置，所述装置包括CPU模块、PCI或PCIE总线桥芯片以及接口模块，其中所述CPU模块为嵌入式计算机模块，通过PCI或PCIE总线连接于所述PCI或PCIE总线桥芯片；所述PCI或PCIE总线桥芯片，通过PCI或PCIE总线连接于所述CPU模块和通过本地总线连接于所述接口模块，用于PCI或PCIE总线到本地总线之间的转换；所述接口模块，通过本地总线连接于所述PCI或PCIE总线桥芯片，用于通过FPGA实现本地总线到VME总线的转换。采用本发明的装置，通过PCI或PCIE总线桥芯片+FPGA（可编程逻辑器件）的设计，方便对板间接口自定义，大大提高了VME单板计算机的总线带宽。
-
公开(公告)号：CN103218311A
公开(公告)日：2013-07-24
申请号：CN201310087059.4
申请日：2013-03-19
Applicant: 中国科学院声学研究所
Abstract: 本发明公开了一种采用静态存储来实现虚拟FIFO的装置，主要包括：数据上/下行二级FIFO模块、状态机模块和外部一级FIFO模块，所述数据上/下行二级FIFO模块，数据上行二级FIFO模块和数据下行二级FIFO模块，其均由由FPGA内部的存储器块构成，用于将数据进行初级的传输；所述状态机模块，用于利用FPGA控制数据流的传输状态；所述外部一级FIFO模块，由静态存储实现，用于实现大容量的FIFO数据缓存。本发明采用SRAM实现了虚拟FIFO，相比于专门的片外FIFO器件和FPGA内部FIFO，在保证高速大容量数据缓存的同时，极大地降低了硬件成本，并且提高了系统的可靠性。
-
公开(公告)号：CN103218338A
公开(公告)日：2013-07-24
申请号：CN201310086510.0
申请日：2013-03-19
Applicant: 中国科学院声学研究所
Abstract: 本发明公开了一种信号处理机系统实时多DSP调试系统，主要包括单板计算机、DSP信号处理板和其他板卡，其中单板计算机是信号处理机的主设备，具有控制、显示、数据存储功能，可通过VME总线与信号处理机的其他板卡进行通信；DSP信号处理板是信号处理机的从设备，用以实现大量的信号处理算法，主要由多个DSP和FPGA模块构成；其中，所述单板计算机通过VME总线将DSP程序传输到所述DSP信号处理板，然后由所述信号处理板上的FPGA模块通过HPI总线将程序加载到各个DSP。采用本发明提出的技术方案，可以实时的调试DSP程序，不会中断程序的运行，并且通过HPI接口调试DSP的方法，数据传输速率可以达到几百MB/s，与传统调试方法相比，提高了一个数量级，并可同时调试多个板卡的多个DSP。
-
-
-
Search Results
4
records
(took 0.024 seconds)
