-
公开(公告)号：CN101521260B
公开(公告)日：2010-08-04
申请号：CN200910048204.1
申请日：2009-03-25
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明是关于一种新型纳米复合相变材料及其制备方法。纳米复合相变材料特征在于相变材料与铁电材料的复合，铁电材料将相变材料分隔成形状和大小可控的、均匀的、纳米尺寸的区域，从而把相变材料的相变限制在小区域内，同时因为铁电材料具有较好的介电和绝热性能，它的存在增强了复合材料的介电特性与抗击穿能力，抑制了相变材料晶粒的长大，提升了材料的电阻率，又增加了材料的热容。这种新型纳米复合相变材料应用到存储器中，有利于实现高密度存储，提高了相变存储器编程过程中的加热效率，降低了其功耗，提高了存储速率，提升了数据保持能力、疲劳特性和抗辐照能力等。
-
公开(公告)号：CN102386067A
公开(公告)日：2012-03-21
申请号：CN201010271287.3
申请日：2010-08-31
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/20 , H01L21/205
CPC classification number: C30B25/186 , C30B23/025 , C30B25/02 , C30B29/06 , H01L21/02381 , H01L21/02532 , H01L21/02576 , H01L21/0262 , H01L21/02661
Abstract: 本发明涉及了一种有效抑制自掺杂效应的外延生长方法，其首先清除含有重掺杂埋层区域的半导体衬底和待使用的反应腔室内壁的杂质，然后将半导体衬底载入被清洗过的反应腔室，在真空条件下对其进行预烘烤，以去除所述半导体衬底表面的湿气及氧化物，随后抽出半导体衬底表面被解吸附的掺杂原子，接着在高温和低气体流量条件下，在已抽出掺杂原子的所述半导体衬底表面生长第一本征外延层；然后在低温和高气体流量条件下，在已生长有本征外延层的结构表面继续生长所需厚度的第二外延层，最后冷却载出硅片。该方法能够抑制半导体衬底外延生长过程中的自掺杂效应，从而确保周边电路区器件的性能，以增加器件的可靠性。
-
公开(公告)号：CN101521260A
公开(公告)日：2009-09-02
申请号：CN200910048204.1
申请日：2009-03-25
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明是关于一种新型纳米复合相变材料及其制备方法。纳米复合相变材料特征在于相变材料与铁电材料的复合，铁电材料将相变材料分隔成形状和大小可控的、均匀的、纳米尺寸的区域，从而把相变材料的相变限制在小区域内，同时因为铁电材料具有较好的介电和绝热性能，它的存在增强了复合材料的介电特性与抗击穿能力，抑制了相变材料晶粒的长大，提升了材料的电阻率，又增加了材料的热容。这种新型纳米复合相变材料应用到存储器中，有利于实现高密度存储，提高了相变存储器的编程过程中的加热效率，降低了其功耗，提高了存储速率，提升了数据保持能力、疲劳特性和抗辐照能力等。
-
Patent Agency Ranking
公开(公告)号：CN102386067B
公开(公告)日：2013-12-18
申请号：CN201010271287.3
申请日：2010-08-31
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/20 , H01L21/205
CPC classification number: C30B25/186 , C30B23/025 , C30B25/02 , C30B29/06 , H01L21/02381 , H01L21/02532 , H01L21/02576 , H01L21/0262 , H01L21/02661
Abstract: 本发明涉及了一种有效抑制自掺杂效应的外延生长方法，其首先清除含有重掺杂埋层区域的半导体衬底和待使用的反应腔室内壁的杂质，然后将半导体衬底载入被清洗过的反应腔室，在真空条件下对其进行预烘烤，以去除所述半导体衬底表面的湿气及氧化物，随后抽出半导体衬底表面被解吸附的掺杂原子，接着在高温和低气体流量条件下，在已抽出掺杂原子的所述半导体衬底表面生长第一本征外延层；然后在低温和高气体流量条件下，在已生长有本征外延层的结构表面继续生长所需厚度的第二外延层，最后冷却载出硅片。该方法能够抑制半导体衬底外延生长过程中的自掺杂效应，从而确保周边电路区器件的性能，以增加器件的可靠性。
-
公开(公告)号：CN102412179B
公开(公告)日：2013-07-17
申请号：CN201010289920.1
申请日：2010-09-21
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762 , H01L45/00
CPC classification number: H01L21/76205 , H01L21/76224 , H01L27/0814
Abstract: 本发明公开了一种双浅沟道隔离的外延二极管阵列的制备方法，该方法首先在衬底上形成重掺杂的第一导电类型区域和高掺杂的第二导电类型区域，生长外延层，然后通过深沟道刻蚀形成二极管阵列字线间的隔离和垂直于深沟道方向的浅沟道刻蚀形成位线间的隔离，最后在深沟道和浅沟道隔离围成的区域通过离子注入的方法形成独立的二极管阵列单元。本发明还提出了基于上述双浅沟道隔离的外延二极管阵列的相邻字线和位线间串扰电流的抑制方法。本发明可用于二极管驱动的高密度大容量存储器，如相变存储器、电阻存储器、磁性存储器和铁电存储器等；其方法与传统的CMOS工艺完全兼容，二极管阵列在外围电路形成之前完成，其热制程不会造成外围电路的漂移，解决了实现高密度、大容量、嵌入式相变存储器的技术难题。
-
公开(公告)号：CN102412179A
公开(公告)日：2012-04-11
申请号：CN201010289920.1
申请日：2010-09-21
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762 , H01L45/00
CPC classification number: H01L21/76205 , H01L21/76224 , H01L27/0814
Abstract: 本发明公开了一种双浅沟道隔离的外延二极管阵列的制备方法，该方法首先在衬底上形成重掺杂的第一导电类型区域和高掺杂的第二导电类型区域，生长外延层，然后通过深沟道刻蚀形成二极管阵列字线间的隔离和垂直于深沟道方向的浅沟道刻蚀形成位线间的隔离，最后在深沟道和浅沟道隔离围成的区域通过离子注入的方法形成独立的二极管阵列单元。本发明还提出了基于上述双浅沟道隔离的外延二极管阵列的相邻字线和位线间串扰电流的抑制方法。本发明可用于二极管驱动的高密度大容量存储器，如相变存储器、电阻存储器、磁性存储器和铁电存储器等；其方法与传统的CMOS工艺完全兼容，二极管阵列在外围电路形成之前完成，其热制程不会造成外围电路的漂移，解决了实现高密度、大容量、嵌入式相变存储器的技术难题。
-
公开(公告)号：CN102148329A
公开(公告)日：2011-08-10
申请号：CN201110026033.X
申请日：2011-01-24
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L45/00
Abstract: 本发明揭示了一种电阻转换存储器结构及其制造方法，该电阻转换存储器结构，包括：多个选通单元和多个电阻转换存储单元；其中，每一个选通单元对应两个电阻转换存储单元；所述电阻转换存储单元包括上电极、下电极和夹在所述上、下电极之间的存储材料；所述存储材料与上、下电极的接触面积不等；所述下电极周围包覆有绝缘材料，下电极形成于该绝缘材料的夹缝中，其在垂直下电极表面方向的投影为条形，条形的长宽比大于3∶1；并且所述存储材料部分或者全部嵌在所述绝缘材料之中。本发明的存储器结构具有较高的密度、较低的功耗以及较为简单的工艺，因此在器件的性能和成本上都具有明显的优势。
-
公开(公告)号：CN102148329B
公开(公告)日：2013-11-27
申请号：CN201110026033.X
申请日：2011-01-24
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L45/00
Abstract: 本发明揭示了一种电阻转换存储器结构及其制造方法，该电阻转换存储器结构，包括：多个选通单元和多个电阻转换存储单元；其中，每一个选通单元对应两个电阻转换存储单元；所述电阻转换存储单元包括上电极、下电极和夹在所述上、下电极之间的存储材料；所述存储材料与上、下电极的接触面积不等；所述下电极周围包覆有绝缘材料，下电极形成于该绝缘材料的夹缝中，其在垂直下电极表面方向的投影为条形，条形的长宽比大于3∶1；并且所述存储材料部分或者全部嵌在所述绝缘材料之中。本发明的存储器结构具有较高的密度、较低的功耗以及较为简单的工艺，因此在器件的性能和成本上都具有明显的优势。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.064 seconds)
